「bit reduction」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

INTER-BIT PHASE DIFFERENCE REDUCTION TRANSMISSION SYSTEM IN DIGITAL PROCESSOR例文帳に追加

ディジタル処理装置におけるビット間位相差低減伝送方式 - 特許庁

To restrain reduction in detachability of a bit, even when arranging the bit so that an edge obliquely turns to a bit plate.例文帳に追加

ビットをビットプレートに対して刃先が斜めに向くように配置した場合でもビットの着脱性が低下するのを抑制する。 - 特許庁

To reduce the number of bit cells per an information word and to prevent reduction of the number of specific bit combination.例文帳に追加

情報語当たりのビットセルの数を低減し、又特有なビット組合せ数の低減を防止する。 - 特許庁

When the margin is lost in the line, reduction of the number of viewpoints, resolution reduction or bit rate reduction by combination of them are performed.例文帳に追加

回線に余裕がなくなると、視点数低減、解像度低減、またはその組み合わせによるビットレート低減を行っていく。 - 特許庁

A low bit comparison image generating section 31-r performs reduction of the bit number of a comparison image and generates a piece of image data DVrb of a low bit comparison image.例文帳に追加

低ビット参照画像生成部３１-rは、参照画像のビット数削減を行い低ビット参照画像の画像データＤＶrbを生成する。 - 特許庁

BIT CHANGE REDUCTION ENCODING DEVICE AND METHOD, BIT CHANGE REDUCTION DECODING DEVICE AND METHOD, DATA TRANSMISSION APPARATUS AND METHOD, AND DATA RECEPTION APPARATUS AND METHOD例文帳に追加

ビット変化低減符号化装置及び方法、ビット変化低減復号化装置及び方法、データ送信装置及び方法、並びに、データ受信装置及び方法 - 特許庁

To prevent reduction in a potential of a selected bit line due to an action of a coupling capacitance between a selected bit line and a non-selected bit line, and reduce current consumption in the non-selected bit line.例文帳に追加

選択ビット線と非選択ビット線間のカップリング容量の作用による、選択ビット線の電位低下を防ぐとともに、非選択ビット線での消費電流を低減する。 - 特許庁

To prevent reduction of potential difference between bit lines owing to the increase of coupling capacity between bit lines in a DRAM circuit.例文帳に追加

ＤＲＡＭ回路におけるビット線間のカップリング容量の増大に伴いビット線間の電位差の低減を回避する。 - 特許庁

MEMORY USE REDUCTION METHOD AND APPARATUS, FOR REDUCING AND CALCULATING GAUSSIAN PROBABILITY DATA BIT例文帳に追加

ガウス確率データビットの低減と計算のためのメモリ使用削減方法および装置 - 特許庁

A low bit reference image generating section 31-c performs reduction of the bit number to be allotted to pixels on a reference image and generates a piece of image data DVcb of a low bit reference image.例文帳に追加

低ビット基準画像生成部３１-cは、画素に割り当てるビット数の削減を基準画像に対して行い低ビット基準画像の画像データＤＶcbを生成する。 - 特許庁

MEMORY CIRCUIT, THE MEMORY CIRCUIT AND OPERATION METHOD OF ELEMENT, REDUCTION METHOD FOR BIT-LINE CONTROL SWITCHING, AND BIT-LINE SELECTION CONTROLLER FOR REDUCING THE BIT-LINE CONTROL SWITCHING IN THE MEMORY CIRCUIT例文帳に追加

メモリ回路、メモリ回路及び素子の動作方法、ビットライン制御スイッチングの減少方法、メモリ回路におけるビットライン制御スイッチングを減少させるビットライン選択制御器 - 特許庁

The value of a reduction bit R is set up to '1' when the residential server requires processing.例文帳に追加

リダクションビットＲの値は、レジデンシャルサーバが加工の処理を必要とするとき、１とされる。 - 特許庁

Since a one-bit DA conversion circuit can e used, reduction in size and cost is attained.例文帳に追加

ワンビットＤＡ変換回路を使用可能にすることで、小型化、低コスト化を可能にした。 - 特許庁

To retain the gradation of a bit map, in reduction-printing a printing job generated by an application when including the bit map on the printer driver side.例文帳に追加

アプリケーションで作成した印刷ジョブをプリンタドライバ側で縮小印刷させる際に、ビットマップの階調が保持されるようにする。 - 特許庁

To reduce the bit width of soft decision data after repetition reproducing and furthermore to suppress the characteristic deterioration of error correction caused by bit width reduction.例文帳に追加

レペティション再生後の軟判定データのビット幅を削減し、しかも、ビット幅削減による誤り訂正の特性劣化を抑制する。 - 特許庁

Moreover, the bit line is precharged without connecting any extra load to the bit line, and hence a reduction in operation speed of the memory cell is prevented.例文帳に追加

さらに、ビット線に余分な負荷を接続することなくビット線をプリチャージできるため、メモリセルの動作速度が遅くなることを防止できる。 - 特許庁

During a writing operation, the cell voltage of the L bit line for writing L data of the bit lines BL and XBL is made lower than the cell voltage Vcc of the side for outputting the H data in conjunction with a reduction in bit line potential during writing of L bit data.例文帳に追加

書込み動作時には、ビット線BL，XBL のＬデータを書き込むＬビット線のセル電圧を、Ｌビットデータの書込み時のビット線電位の低下に連動して、Ｈデータを出力する側のセル電圧Ｖccよりも低下させる。 - 特許庁

During a reading operation, the cell voltage of an L bit line for outputting L data of the bit lines BL and XBL are made lower than the cell voltage Vcc of a side for outputting H data in conjunction with a reduction in potential of the L bit line.例文帳に追加

読出し動作時には、ビット線BL，XBL のＬデータを出力するＬビット線のセル電圧を、Ｌビット線の電位低下に連動して、Ｈデータを出力する側のセル電圧Ｖccよりも低下させる。 - 特許庁

Furthermore, since the additional bits to irreversibly hold information lost through the bit reduction are provided to the bit stream the missing information can be reproduced to some degree in the case of restoring the length of the bit stream to the original length.例文帳に追加

しかも、ビット削減によって喪失された情報を非可逆的に保持する付加ビットを有するので、ビットストリームの長さを元に戻す際に喪失情報をある程度再現できる。 - 特許庁

To realize reduction of chip area, shortening of a test time, and reduction of a cost by a method for an embeded self-test of a memory by which a defective bit can be detected, analyzed, and restored.例文帳に追加

欠陥ビットの検知、分析、修復可能な埋込型メモリーセルフテスト方法により、チップ面積の縮小化、テスト時間の短縮化、コスト削減を実現する。 - 特許庁

TG becomes compatible or adjusted to the desired length (TGL) by using bit repetition (or puncturing reduction) in combination with the reduction of the spreading factor.例文帳に追加

拡散係数の低減と組合せて、ビット反復（又はパンクチュアリングの減少）を用いることによって、ＴＧは所望の長さ（ＴＧＬ）に適合又は調整される。 - 特許庁

To provide a noise reduction apparatus capable of suppressing noise caused by a bit error and preventing quality of data from being degraded.例文帳に追加

ビット誤りにより生じるノイズを抑制し、データの品質低下を防止することができるノイズ低減装置を提供。 - 特許庁

To avoid reduction in throughput by suppressing fluctuation in a transfer rate, even when used on an available bit rate(ABR) of an asynchronous transfer mode(ATM).例文帳に追加

ＡＴＭのＡＢＲ上で使用した場合でも、転送レートの変動を抑制できスループットの低下を回避する。 - 特許庁

A predicted signal of a bit depth N (N>8) and a reference signal are converted to a bit depth N-Δ of eight bits or less by a bit depth conversion section 171, and motion estimation is performed by a first motion estimation section 172 using the predicted signal and reference signal after reduction of the bit depth.例文帳に追加

ビット深度Ｎ（Ｎ＞８）の被予測信号および参照信号を，ビット深度変換部１７１で８ビット以下のビット深度Ｎ−Δに変換し，そのビット深度低減後の被予測信号および参照信号を用いて，第一動き推定部１７２により動き推定を行う。 - 特許庁

A control part 1 compares the sample bit map font 7 with the whole or a part of the evaluation target bit map font 8 in the same reduction scale, and expresses numerically the ratio of coincident bits and outputs it.例文帳に追加

制御部１は、見本ビットマップフォントと評価対象ビットマップフォントの全体または一部分を、同一縮尺で比較して、一致したビットの割合を数値化して出力する。 - 特許庁

This table comprises result pictures indicating pass or fail for each DUT and reduction pictures of fail bit maps.例文帳に追加

この一覧表示には、各ＤＵＴ毎にパスかフェイルかを示す結果画像やフェイルビットマップの縮小画像が含まれている。 - 特許庁

To provide a ferroelectric storage device which improves a sense margin accompanying the reduction of a cell array degree of integration and bit line capacity.例文帳に追加

セルアレイ集積度及びビット線容量の削減に伴うセンスマージンの向上した強誘電体記憶装置の提供。 - 特許庁

To provide a technique contributing to reduction of impact force caused by rebound of a bit after striking operation in an impact power tool.例文帳に追加

衝撃式作業工具において、打撃動作後のビットの跳ね返りによる衝撃力の低減に資する技術を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory having a hierarchical bit line structure, which allows a reduction in a chip area and an increase in speed.例文帳に追加

階層ビットライン構造を有する不揮発性半導体メモリにおいて、チップ面積の縮小化及び高速化が望まれている。 - 特許庁

The level number difference calculation circuit 27 receives an 8-bit output of the transition number reduction circuit 23 and input data in 4-bits.例文帳に追加

レベル数差計算回路２７は、遷移数低減回路２３の８ビットの出力と入力データ４ビットとを入力する。 - 特許庁

To obtain a receiver that can realize reduction in its circuit scale and an arithmetic quantity and highly accurate demodulation with a low bit error rate.例文帳に追加

回路規模および演算量の削減、およびビット誤り率の低い高精度な復調、を実現可能な受信機を得ること。 - 特許庁

To provide a moving image bit depth reduction apparatus and program, in which component signals of a moving image frame sequence having a prescribed bit depth are input sequentially and the depth of each bit of a luminance signal and/or a color difference signal in the component signals is reduced.例文帳に追加

所定のビット深度の動画像フレーム列のコンポーネント信号を順次入力して、該コンポーネント信号における輝度信号及び／又は色差信号の各ビット深度を削減する動画像ビット深度削減装置及びプログラムを提供する。 - 特許庁

According to the electric charge supplied on the bit line BL by the output transistor M1, reduction speed of the bit line voltage by the driver transistor M6 is varied, and transmission of the bit line BL voltage to the sense amplifier SA by the transmission transistor M3 is controlled.例文帳に追加

出力トランジスタＭ１によるビット線ＢＬへの電荷供給の有無に応じて、ドライバトランジスタＭ６によるビット線電圧の低下速度を変化させ、転送トランジスタＭ３によるセンスアンプＳＡへのビット線ＢＬ電圧の転送を制御する。 - 特許庁

An analog/digital converter circuit 2 performs 10-bit quantization of an input image signal, then a gradation reduction circuit 4 converts the signal into an 8-bit signal, which is stored in a double-speed conversion memory 5.例文帳に追加

入力画像信号に対して、ＡＤ変換回路２により１０ビットで量子化を行い、次いで階調削減回路４により８ビットの信号に変換して倍速変換メモリ５に格納する。 - 特許庁

To improve tension characteristics and a yield rate by preventing a reduction in the sense margin of a bit line arranged in the end of a memory cell array.例文帳に追加

メモリセルアレイの端部に配置されたビット線のセンスマージンの減少を防止し、これによりリテンション特性やイールド率を向上する。 - 特許庁

Alternatively, the bits that would have been allocated to the deleted parameters are dropped which results in an overall bit-rate reduction.例文帳に追加

代替案として、削除されたパラメータに割り当てられていたであろうビットは落とされ、全体のビットレート減少という結果になる。 - 特許庁

METHOD FOR EXECUTING CONTEXT ADAPTIVE BINARY ARITHMETIC ENCODING ACCOMPANIED WITH STOCHASTIC BIT RESHUFFLING FOR FIDELITY GRAIN SIZE EXPANSION/REDUCTION POSSIBILITY例文帳に追加

精細粒度拡大縮小可能性のための確率論的ビットリシャッフリングを伴う文脈適応バイナリ算術符号化を実行する方法 - 特許庁

To provide a technique for an impact working tool, which technique can contribute to the reduction of an impact force due to the rebound of a bit after an impacting operation.例文帳に追加

衝撃式作業工具において、打撃動作後のビットの跳ね返りによる衝撃力の低減に資する技術を提供する。 - 特許庁

A low-order bit reduction device 18 replaces low-order N bits of conversion coefficient data of the surrounding part outputted from the converter 12 with zero.例文帳に追加

下位ビット削除装置１８は、周辺部分について、装置１２の出力する変換係数データの下位Ｎビットを０で置換する。 - 特許庁

This enables us to make intervals between bit-lines wide, which results in a reduction in the ratio of cross-talk between bit-lines, the diminution of the interference and the solution of the particle problem between main bit-lines arises from the process.例文帳に追加

したがって、それぞれの層におけるビットラインの間隔を広くすることができ、ビットライン間のクロストークキャパシタンスの比率を減らして干渉を減少させ、また、工程課程から発生するメインビットライン間のパーティクル問題を減らして歩留まりを増加させることができる。 - 特許庁

The above configuration allows reduction of the contacts with both of the bit line and ground line per memory cell, thereby enabling high-density integration.例文帳に追加

このような構成とすることにより、各メモリーセルあたりのビット線とアース線とのコンタクトを減らすことができ、高集積化が可能となる。 - 特許庁

To provide an evaluation method for soundness of a used cutter bit by which the effective utilization of resources and the reduction of environmental impact can be attained.例文帳に追加

資源の有効利用と環境影響負荷低減を図ることのできる使用済みカッタービットの健全度評価方法を提供すること。 - 特許庁

Thus, an offset cancellation can be performed without the reduction by using the DAC 12 having the same bit number of the signal IN.例文帳に追加

これにより、ディジタル信号ＩＮと同じビット数のＤＡＣ１２を用いて変換精度を劣化させずに、オフセットキャンセルを行うことができる。 - 特許庁

To provide a semiconductor storage device in which a connected state between a cell array bit line and a sense amplifier is fixed to carry out refreshing, resulting in the reduction of power consumption for the changeover of connection.例文帳に追加

セルアレイのビット線とセンスアンプの接続状態を固定してリフレッシュを行い、接続切替えによる消費電力を低減する。 - 特許庁

To provide a bit error rate measurement apparatus for mainly measuring a bit error rate of a plurality of kinds of patterns and reducing the cost through the reduction in the circuit scale.例文帳に追加

主として複数種類のパターンの符号誤り率を測定する符号誤り率測定装置において、回路規模を縮小することでコストの低減を図ることができる符号誤り率測定装置を提供する。 - 特許庁