cell checkerとは 意味・読み方・使い方

LOAD CELL UNIT, WEIGHT CHECKER, AND BALANCE例文帳に追加

ロードセルユニット、重量選別機、および秤 - 特許庁

The basic cell array has a checker board pattern and is suitable for minimizing the clock parasitic capacitance at the time of laying out a clocked inverter at the apex of the checker board pattern.例文帳に追加

基本セルアレイはチェッカー盤パターンを有し、クロックドインバータをチェッカー盤パターンの頂点にレイアウトするときにクロック寄生容量を最小化するのに適する。 - 特許庁

The deteriorated cell checker 170 compares the first stored information and the reference value Iref and calculates them to obtain a difference.例文帳に追加

劣化セル検査部１７０は、第１の記憶情報と基準値Ｉｒｅｆとを比較して差分を算出する。 - 特許庁

The semiconductor memory has a memory cell array 110, a first selector 140, a second selector 150, a FIFO memory 160, and a deteriorated cell checker 170.例文帳に追加

半導体記憶装置は、メモリセルアレイ１１０と、第１の選択部１４０と、第２の選択部１５０と、ＦＩＦＯメモリ１６０と、劣化セル検査部１７０を備えている。 - 特許庁

The basic cell for designing a gate array or a standard cell integrated circuit has N and P wells arranged in checker board pattern wherein each well includes P and N devices.例文帳に追加

ゲートアレイまたはスタンダードセル集積回路設計のための基本セルは、チェッカー盤態様に編成されたＮおよびＰウェルを有し、各ウェルはそれぞれＰおよびＮデバイスを含む。 - 特許庁

Then, the deteriorated cell checker 170 applies statistical processing to the stored information which is thus read out to obtain the second stored information (reference value) Iref.例文帳に追加

そして、劣化セル検査部１７０が、それらの読み出された記憶情報に統計処理を施して第２の記憶情報（基準値）Ｉｒｅｆを得る。 - 特許庁

A semiconductor integrated circuit 100 comprises an output circuit 11, a cell 12 for branching a signal, a master circuit 13, and a checker circuit 14.例文帳に追加

本発明の一態様である半導体集積回路１００は、出力回路１１、信号分岐用セル１２、マスタ回路１３及びチェッカ回路１４を有する。 - 特許庁