cell placement methodとは 意味・読み方・使い方

To provide a bottom surface anchor structure for a placement type steel plate cell method capable of easily improving stability at a low cost at the initial stage of intermediate filling execution after installation of a cell shell in the placement type steel plate cell method, and also to provide the replacement type steel plate cell method.例文帳に追加

置き式鋼板セル工法においてセル殻設置後の中詰施工の初期段階における安定性を容易にかつ低コストで向上可能な置き式鋼板セル工法用底面アンカー構造体および置き式鋼板セル工法を提供する。 - 特許庁

METHOD OF DESIGNING LSI CIRCUIT USING HARD BLOCKS AND METHOD OF RESTORING CELL-PLACEMENT INFORMATION OF HARD BLOCKS FOR LSI例文帳に追加

ハードブロックを用いたＬＳＩ回路設計方法およびＬＳＩ用ハードブロックのセル配置情報復元方法 - 特許庁

To realize a micro module and cell library that has increased inter-module wiring flexibility, and an automatic placement and wiring method using the same.例文帳に追加

モジュール間配線の自由度を向上させたマクロモジュール、セルライブラリ、およびそれを用いた自動配置配線方法を実現する。 - 特許庁

To provide a layout method for semiconductor integrated circuit in which integration of semiconductor chip can be enhanced while shortening the design period, by providing a processing step for performing automatic placement and routing of basic cells allowed to be placed in an automatic layout area including an area between megamacros by providing the basic cells additionally with information for allowing placement in an area prohibiting placement of basic cell except the megamacro.例文帳に追加

配置許容基本セルに対してはメガマクロを除いた基本セル配置禁止領域での配置を許可する情報を付加して、メガマクロ間の領域を含む自動レイアウト領域における配置許容基本セルの自動配置・配線を行う処理工程を備え、半導体チップの集積度を向上し、かつ設計期間を短縮することが可能な半導体集積回路のレイアウト方法を提供する。 - 特許庁

To provide an output adjustment method for a multiload cell balance in which the loading of a known weight for span adjustment to a mounting table is finished at one try and an accurate span coefficient after an error adjustment of the bias placement can be obtained.例文帳に追加

載台へのスパン調整用の既知荷重の負荷を１回で済ませて、偏置誤差調整後における正確なスパン係数を求めることができるマルチロードセル式はかりの出力調整方法を提供すること。 - 特許庁

To provide a semiconductor integrated circuit, and its placement and routing method, in which a freeze silicon method can be employed by delaying the propagation time of a signal from a first semiconductor circuit to a second semiconductor circuit through a standard cell, and a layout design having a high degree of freedom can be obtained without being restricted by the delay time.例文帳に追加

信号が第１の半導体回路からスタンダードセルを介して第２の半導体回路に伝播する信号伝播時間を遅らせることにより、フリーズシリコン手法を用いることも可能であり、遅延時間の制約を受けることなく、より自由度の高いレイアウト設計が可能な半導体集積回路およびその配置配線方法を提供する。 - 特許庁