cg1とは 意味・読み方・使い方

Various voltages VM are generated at a floating gate FG, corresponding to the combination of the voltages V1 and V2 which are applied to two control gates CG1 and CG2.例文帳に追加

２つのコントロールゲートＣＧ１、ＣＧ２に印加される電圧Ｖ１、Ｖ２の組合せにしたがってフローティングゲートＦＧに種々の電圧Ｖ_Mを生じさせる。 - 特許庁

In this case, necessary reception delay is given to the ultrasonic receiving signals according to the number of stages of transmission of the CCD delay elements 53a-53e selected by the input gates CG1-CG5.例文帳に追加

この場合、入力ゲートＣＧ１〜ＣＧ５により選択されたＣＣＤ遅延素子５３ａ〜５３ｅの転送段数に応じて必要な受信遅延が付与される。 - 特許庁

A coil L2 is provided with a rectification circuit comprising a diode D1 and a capacitor C1, and a charger CG1 is provided to the output of the rectification circuit.例文帳に追加

巻き線Ｌ２には、ダイオードＤ１およびコンデンサＣ１から構成される整流回路が設けられ、その整流回路の出力に充電器ＣＧ１が設けられている。 - 特許庁

The semiconductor storage device includes a first cell group CG1 in which at least two memory cells containing ferroelectric capacitors and transistors connected in parallel are connected in series.例文帳に追加

半導体記憶装置は、並列接続された強誘電体キャパシタとトランジスタとを含むメモリセルが少なくとも２つ直列接続された第１セル群ＣＧ１を有する。 - 特許庁

When a switch SW1 which turns on and off associatively with the opening/closing operation of a shutter turn on, clock signals ϕ1 and ϕ2 are applied from a clock generating means CG1 to transistors Q1 and Q2.例文帳に追加

シャッタの開閉動作に連動してオン／オフするスイッチＳＷ１がオンすると、クロック発生手段ＣＧ１からクロック信号φ１、φ２がトランジスタＱ１、Ｑ２に印加される。 - 特許庁

The discharge holes of the row CM1 of the middle discharge holes in a set CG1 of the rows of the discharge holes are offset by 1/2 pitch to the discharge holes of the row CM2 of the middle discharge holes in a set CG2 of the rows of the discharge holes.例文帳に追加

吐出口列組ＣＧ１における中吐出口列ＣＭ１の吐出口は吐出口列組ＣＧ２における中吐出口列ＣＭ２の吐出口と１／２ピッチオフセットしている。 - 特許庁

The receiving signals are converted to charges in input gates CG1-CG5 when inputted in the CCD delay elements 53a-53e, and are transmitted to an electric potential well in the next stage by a two-phase clock.例文帳に追加

各超音波受信信号は、ＣＣＤ遅延素子５３ａ〜５３ｅに入力される際に入力ゲートＣＧ１〜ＣＧ５で電荷に変換され、２相のクロックにより次段の電位井戸に順次転送される。 - 特許庁

The memory cell includes: a first control gate electrode CG1; a first interpoly insulation film IPD1 formed on the first control gate electrode CG1; floating gate electrodes FG formed on the first interpoly insulation film IPD1; a second interpoly insulation film IPD2 formed on the floating gate electrodes FG; and a second contact gate electrode CG2 formed on the second interpoly insulation film IPD2.例文帳に追加

メモリセルは、第１コントロールゲート電極ＣＧ１と、第１コントロールゲートＣＧ１電極上に形成された第１インターポリ絶縁膜ＩＰＤ１と、第１インターポリ絶縁膜ＩＰＤ１上に形成されたフローティングゲート電極ＦＧと、フローティングゲート電極ＦＧ上に形成された第２インターポリ絶縁膜ＩＰＤ２と、第２インターポリ絶縁膜ＩＰＤ２上に形成された第２コンタクトゲート電極ＣＧ２と、を有する。 - 特許庁