circuit under testとは 意味・読み方・使い方

To provide an interface circuit for a device under test which can suppress increase in size of a semiconductor device.例文帳に追加

半導体装置の大型化を抑制できる被検査装置用インタフェース回路を提供する。 - 特許庁

A BIST circuit 3 which tests the logic circuit 4 under test comprises a control circuit 11, a test pattern generation circuit 12, a first pattern generation circuit 13, a second pattern generation circuit 14, a signal compression pattern generation circuit 15 and a failure detection analysis circuit 16.例文帳に追加

被テスト回路である論理回路４をテストするＢＩＳＴ回路３には、制御回路１１、テストパターン発生回路１２、第１のパターン生成回路１３、第２のパターン生成回路１４、信号圧縮パターン生成回路１５、及び故障検出解析回路１６が設けられる。 - 特許庁

A static power current IDDQ is measured at a plurality of strobe points with application of a test signal to a CMOS integrated circuit 50 under test.例文帳に追加

試験対象のＣＭＯＳ集積回路５０にテスト信号を印加して静止電源電流Ｉ_DDQ を複数のストローブ点で測定する。 - 特許庁

To provide a semiconductor test device allowing the high density mounting of a driver circuit for switching test voltage to one or two times to apply the voltage to a device under test.例文帳に追加

本発明は、試験電圧を１倍と２倍とに切り換えて被試験デバイスに電圧印加するドライバ回路を高密度実装できる半導体試験装置を提供する。 - 特許庁

To provide a boundary test architecture usable for carrying out a boundary test when an integrated circuit is under an operation mode, in the integrated circuit.例文帳に追加

本発明は、集積回路において、該集積回路が動作モードである時に境界試験を行うために使用することができる境界試験アーキテクチャを提供する。 - 特許庁

The test of a lightning surge protection circuit which is built in a protection circuit 12 is executed under the instruction from a central control part 14.例文帳に追加

保護回路１２に内蔵されている雷サージ保護回路の試験を中央制御部１４からの指示により実行する。 - 特許庁

To provide a bit-compressed test pattern to a scanning chain of a circuit under a test, and to handle test patterns of different scanning chain lengths when a decompressed test pattern thereof is applied to the scanning chain.例文帳に追加

テスト中回路中の走査チェーンにビットの圧縮したテストパターンを提供し、これが解凍されたテストパターンを走査チェーンに適用するに際して、異なる走査チェーンの長さのテストパターンを扱えるようにする。 - 特許庁

The mixed signal processing circuit is integrated with the test interface, especially the mixed signal processing circuit is integrated with the test interface of a probe card or a device under test, moreover the mixed signal processing circuit is integrated with the pin electric channel of the testing device, and the motion process of the mixed signal process circuit is integrated with the system software of the test device.例文帳に追加

混合信号処理回路をテストインターフェースに統合し、特に混合信号処理回路をプローブカードまたは被試験素子カードのテストインターフェースに統合し、かつ混合信号処理回路と試験機のピン電気チャンネルを統合し、混合信号処理回路の動作プロセスを試験機のシステムソフトウェアに統合する。 - 特許庁