integrated emulationとは 意味・読み方・使い方

An emulation controller (12) connected to the pin boundary of the integrated circuit (14) can access simultaneous debugging signal activities of 1st and 2nd data processing cores (cores 1 and 2) embedded in the integrated circuit.例文帳に追加

集積回路（１４）のピン・バウンダリにつながれたエミュレーション・コントローラ（１２）は、集積回路内に埋め込まれた第１および第２データ処理コア（コア１およびコア２）の同時デバッグ信号活動へ同時アクセスできる。 - 特許庁

To provide a data processing system on an integrated circuit with a micro processor 1 and peripheral devices as well as an emulation unit capable of debugging and emulating the integrated circuit when an external test system is connected.例文帳に追加

外部テストシステムへの接続時に集積回路のデバッグとエミュレーションが行えるエミュレーションユニットと共に、マイクロプロセッサ１および周辺装置を備えた集積回路上のデータ処理システムを提供する。 - 特許庁

This debugging device is provided with: an emulator 10 for performing the operation emulation of an integrated microcomputer; a debugger 17 functioning as a user interface for driving software for allowing a user to control the emulator 10, and for allowing the user to operate or view an emulation result; and a means 18 for inputting variables to be monitored.例文帳に追加

組み込みマイコンの動作エミュレーションを行うエミュレータ１０と、ユーザがエミュレータ１０を制御するためのソフトウェアを駆動し、ユーザが操作したり、エミュレーション結果を見るためのユーザ・インターフェイスとしてのデバッガ１７と、監視したい変数の入力手段１８とを備える。 - 特許庁

To shorten, remarkably compared with hitherto, a time required for display of a response signal by applying to emulation of an integrated circuit by a logic circuit, concerning a testing device.例文帳に追加

本発明は、試験装置に関し、ロジック回路による集積回路のエミュレーションに適用して、応答信号の表示に要する時間を従来に比して格段的に短くすることができるようにする。 - 特許庁

To provide structures and methods for emulation, simulation and tests, capable of shortening development time with superior observability, testability and controllability without having to use an expensive tester for testing or debugging a large-scale integrated circuit.例文帳に追加

大規模集積回路の試験やデバッグを行うために、高価な試験器を用いず、可観測性と試験性と制御性が優れ、開発時間の短縮が可能なエミュレーション、シミュレーション、試験の構造と方法を提供する。 - 特許庁

To provide emulation, simulation and testability architecture without using an expensive tester in order to perform a test and debug of a large scale integrated circuit, which is excellent in observability and controllability and can reduce development time.例文帳に追加

大規模集積回路の試験やデバッグを行うために、高価な試験器を用いず、可観測性と試験性と制御性が優れ、開発時間の短縮が可能なエミュレーション、シミュレーション、試験の構造と方法を提供する。 - 特許庁

To reduce the number of terminals for establishing communication with the outside without significantly enlarging a circuit scale necessary for debug, in a semiconductor integrated circuit connected to a debugging system to configure an emulation system.例文帳に追加

デバッグシステムに接続することによりエミュレーションシステムを実現する半導体集積回路において、デバッグのために要する回路規模をあまり大きくすることなく、外部との間で通信を行うための端子数を低減する。 - 特許庁

In a ROM emulator 100 having an emulation control part 220 for emulating the operation of the ROM by being connected to the ROM 301 loaded on an integrated circuit which is a design object, a logic analyzer control part 210 for acquiring ROM output signals sent out from the ROM 301 to the emulation control part 220 and analyzing the acquired ROM output signals is incorporated.例文帳に追加

設計対象である集積回路に搭載されるＲＯＭ３０１に接続して、ＲＯＭの動作をエミュレートするエミュレーション制御部２２０を備えたＲＯＭエミュレータ１００に、ＲＯＭ３０１からエミュレーション制御部２２０に対して送出されるＲＯＭ出力信号を取得し、取得したＲＯＭ出力信号を分析するロジックアナライザ制御部２１０を内蔵した。 - 特許庁