interface interruptとは 意味・読み方・使い方

In the primary side, an Ir transmission timing generating section 13 counts a CLK of an I.430 interface 11 for generating an interrupt timing.例文帳に追加

プライマリ側では、Ｉ．４３０インタフェース１１のＣＬＫをＩｒ送信タイミング生成部１３でカウントし割込みタイミングを生成する。 - 特許庁

Furthermore, an Ir-DA interface 12 transmits/receives data with a period of I.430 frame CLK set in advance by the interrupt timing.例文帳に追加

また、Ｉｒ−ＤＡインターフェース１２は割込みタイミングで予め設定されたＩ．４３０フレームＣＬＫ分のデータを送受信する。 - 特許庁

When receiving the interrupt signal, the tracing interface 11 obtains the counter value, and adds the counter value to the trace information obtained from a corresponding component.例文帳に追加

トレース用インタフェース１１は，割り込み信号を受信すると，カウンタ値を取得し，対応するコンポーネントから取得したトレース情報にカウンタ値を付加する。 - 特許庁

The term Static reflects the fact, that interrupt moderation is always enabled, regardless how much network load is currently passing via a particular interface.発音を聞く 例文帳に追加

Staticという用語は、あるインタフェースに現在どれだけのネットワーク負荷がかかっているかに関わらず、割り込み調停が常に有効になることを表している。 - JM

Then, data specified by the interrupt signal 3a are read from the high speed bus interface 1c through a high speed bus 2b from the outside.例文帳に追加

そして、高速バス２ｂを介して高速バスインタフェース１ｃから割り込み信号３ａによって特定されたデータが外部から読み出されるようになる。 - 特許庁

The channel interface provides a channel for executing communication with, for instance, a processor facility, a memory flow control facility, a machine status register, and an external processor interrupt facility.例文帳に追加

チャンネル・インターフェースは、例えば、プロセッサ・ファシリティ、メモリ・フロー制御ファシリティ、マシン・ステータス・レジスタ、および外部プロセッサ割り込みファシリティと通信するためのチャンネルを提供する。 - 特許庁

When a charge imposition card is set to a composite system 100 of a prescribed slave unit during processing of a consecutive copying, a control means 140 detects it and validates a user interface for interrupt copying of the slave unit by discriminating an interrupt copying instruction given to the slave unit.例文帳に追加

連動複写の処理中に、所定の子機の複合システム１００に課金カードをセットされると、これが検知されて、制御手段１４０はその子機において割り込み複写指示があったものとして、当該子機の割り込み複写のユーザインタフェースを有効にする。 - 特許庁

The input/output device 1 is provided with a general-purpose interface control circuit 11, a serial interface control circuit 12, a memory 13, an interrupt control circuit 14, a data picking mode detection circuit 15, a data picking mode set switch 16, a display element 17, an MPU 20, a data buffer 23, and a lower interface control circuit 24.例文帳に追加

また、入出力装置１は、汎用インターフェイス制御回路１１，シリアルインターフェイス制御回路１２，メモリ１３，割り込み制御回路１４，データ採取モード検出回路１５，データ採取モード設定スイッチ１６，表示素子１７，ＭＰＵ２０，データバッファ２３及び下位インターフェイス制御回路２４を具備している。 - 特許庁