layout techniqueとは 意味・読み方・使い方

To conduct a layout without putting a timing of a normal function into disorder, when the layout for an LSI logic circuit and a wiring is carried out by a method of timing-driven layout technique.例文帳に追加

タイミングドリブンレイアウトの手法でＬＳＩ論理回路や配線のレイアウトを行う場合に、ノーマルファンクションのタイミングを崩さずレイアウトを行うＬＳＩレイアウト方法を提供する。 - 特許庁

To provide an automatic layout technique for semiconductor integrated device which enables optimum arrangement of wires while retaining the regularity of layout.例文帳に追加

レイアウトの規則性を保ちながら、配線を最適に配置することを可能にする半導体集積回路の自動レイアウト技術を提供する。 - 特許庁

To provide a technique and structure applicable for making the layout design of an edge pad type chip by utilizing a layout of a center pad type chip.例文帳に追加

センターパッド型チップのレイアウトを利用してエッジパッド型チップのレイアウト設計を行うために適用可能な技術・構成を提供すること。 - 特許庁

PDL-converted layout data obtained by PDL-converting predetermined layout data is symbolized by a predetermined encoding technique to PDL-convert image data of the obtained symbol.例文帳に追加

所定のレイアウトデータをＰＤＬ変換したＰＤＬ化レイアウトデータを、所定のエンコード手法でシンボル化し、得られたシンボルの画像データをＰＤＬ変換する。 - 特許庁

To provide a semiconductor integrated circuit which can prevent an unconnected wiring from occurring and can reduce a layout design period; and its layout design technique.例文帳に追加

未完結配線の発生を防ぎ、レイアウト設計期間を短縮することができる半導体集積回路及びそのレイアウト設計手法を提供する。 - 特許庁

To provide a technique for determining a shot layout, suitable for both yield improvement and throughput improvement.例文帳に追加

歩留まりの向上とスループットの向上の双方に適したショットレイアウトの決定技術を提供する。 - 特許庁

To provide a method and a device for layout pattern verification determining a short circuit spot by using a simple technique.例文帳に追加

簡易な手法を用いてショート箇所を特定するレイアウトパターンの検証方法及びその装置を提供する。 - 特許庁

To provide a technique which enables a user to change the layout of speakers more easily than before.例文帳に追加

利用者が、スピーカのレイアウト変更を、従来と比較してより容易に行うことのできる技術を提供する。 - 特許庁