nmisとは 意味・読み方・使い方

To provide a semiconductor device capable of simultaneously reducing the threshold voltages of an NMIS transistor and a PMIS transistor.例文帳に追加

ＮＭＩＳトランジスタとＰＭＩＳトランジスタの閾値電圧を同時に低減できる半導体装置を提供する。 - 特許庁

Further, in the second NMIS transistor forming region AreaC of the semiconductor substrate 11, a second NMIS transistor having a gate insulating film 13 made of a silicon oxide film and a gate electrode 14c made of a semiconductor material like a polysilicon film is formed.例文帳に追加

また、半導体基板１１の第２のＮＭＩＳトランジスタ形成領域AreaCには、シリコン酸化膜からなるゲート絶縁膜１３とポリシリコン膜のような半導体材料からなるゲート電極１４ｃを有する第２のＮＭＩＳトランジスタを形成する。 - 特許庁

Gate electrodes 6 and 7 formed of a polysilicon film is separated from each other through the intermediary of a side wall spacer 12S which fills up a gap 10 formed above an element isolation film 5S located at an interface between an NMIS region and a PMIS region, and is disposed in face to face with each other.例文帳に追加

ポリシリコン膜から成るゲート電極６，７は、NMIS領域とPMIS領域との境界に於ける素子分離絶縁膜５Ｓの上方に形成された空隙１０を埋め込むサイドウォールスペーサ部分１２Ｓを介して分離され、互いに対向し合っている。 - 特許庁

To provide a method for manufacturing a practical CMISFET having a metal gate electrode suitable for nMIS and pMIS.例文帳に追加

ｎＭＩＳおよびｐＭＩＳに適したメタルゲート電極を有する実用的なＣＭＩＳＦＥＴの製造方法を提供する。 - 特許庁

Since the output signal from the second prebuffer circuit 18 reaches the 'L' level by the output signal fixing circuit 19 at the time of ESD test, an NMIS transistor 12 is turned off, thus preventing a surge current from concentrating in the NMIS transistor 12.例文帳に追加

ＥＳＤ試験時には、この出力信号固定用回路１９によって、第２のプリバッファ回路１８の出力信号が“Ｌ”レベルになるため、ＮＭＩＳトランジスタ１２がＯＦＦ状態となり、ＮＭＩＳトランジスタ１２にサージ電流が集中するのを防止することができる。 - 特許庁

In the first NMIS transistor forming region AreaA of the semiconductor substrate 11, a first NMIS transistor having a gate insulating film 21a made of a metal oxide film like a hafnium oxide film and a gate electrode 22a made of a metal film like a tungsten film is formed.例文帳に追加

半導体基板１１の第１のＮＭＩＳトランジスタ形成領域AreaAには、ハフニウム酸化膜のような金属酸化膜からなるゲート絶縁膜２１ａとタングステン膜のような金属膜からなるゲート電極２２ａを有する第１のＮＭＩＳトランジスタを形成する。 - 特許庁

The NMIS transistor 24 is turned on, and positive charges supplied to the external connection terminal 1 are discharged toward a ground line 23.例文帳に追加

ＮＭＩＳトランジスタ２４がＯＮになり、外部接続用端子１に供給された正電荷は接地ライン２３の方に放電される。 - 特許庁

The semiconductor device includes the NMIS transistor formed on the NMIS region (3) on a semiconductor substrate (1), a PMIS transistor formed on the PMIS region (4) formed so as to have a space between the NMIS region (3) on the semiconductor substrate (1), and continuous stressed insulating films (22, 22a) having the internal stress.例文帳に追加

半導体装置は、半導体基板(1)におけるＮＭＩＳ領域(3)上に形成されたＮＭＩＳトランジスタと、半導体基板(1)におけるＮＭＩＳ領域(3)と間隔をおいて形成されたＰＭＩＳ領域(4)上に形成されたＰＭＩＳトランジスタと、半導体基板(1)上に、ＮＭＩＳトランジスタとＰＭＩＳトランジスタとを覆うように形成され、内部応力を有する連続した応力絶縁膜(22、22a)とを備える。 - 特許庁