polycrystalline isolationとは 意味・読み方・使い方

A polycrystalline silicon film 7 and a silicide film 8 on the n-type diffusion layer 5 are provided over the n-type diffusion layer 5, the sidewall film 6 and the element isolation film 3.例文帳に追加

ｎ型拡散層５の上の多結晶シリコン膜７およびシリサイド膜８は、ｎ型拡散層５、側壁膜６、及び素子分離膜３にまたがって設けられる。 - 特許庁

A polycrystalline silicon film 7 and a silicide film 8 which are formed on the n-type diffusion layer 5 are so formed as to be extended over the n-type diffusion layer 5, the side wall film 6, and the element isolation film 3.例文帳に追加

ｎ型拡散層５の上の多結晶シリコン膜７およびシリサイド膜８は、ｎ型拡散層５、側壁膜６、及び素子分離膜３にまたがって設けられる。 - 特許庁

To provide a semiconductor device of a structure, wherein a polycrystalline silicon layer is used as an active layer, each element is formed with complete dielectric isolation, the cost of the device is low and the characteristics of the device are excellent.例文帳に追加

活性層として多結晶シリコン層を用い、完全誘電体分離により各素子を形成し、低廉でかつ特性の良好な半導体装置を提供する。 - 特許庁

The silicon film 15 is used as a single crystalline section 15a on a semiconductor substrate 11 and as a polycrystalline section 15b on an element isolation region 12.例文帳に追加

ドレイン配線用シリコン膜１５は、半導体基板１１の上において単結晶部１５ａとなり、素子分離領域１２の上において多結晶部１５ｂとなる。 - 特許庁

The emitter extraction electrodes 21 are located on both sides of the polycrystalline silicon film 7 which is continuously formed from above the element isolation film 3 on a side over the active region 2a to the top of the element isolation film 3 on the opposite side.例文帳に追加

ここで、エミッタ引き出し電極２１は、一方の素子分離膜３の上から活性領域２ａの上を通って反対側の素子分離膜３の上にまで連続して設けられた多結晶シリコン膜７の両側に配置されている。 - 特許庁

After that, etching is executed other than a part of the supporter forming layer 27 so that an end 18a of a polycrystalline epitaxial film 18 on the isolation layer 12 is not exposed, together with a supporter 26.例文帳に追加

そのあと、支持体２６とともに、素子分離層１２上の多結晶エピタキシャル膜１８の端部１８ａが露出しないように、支持体形成層２７の一部を残してエッチングする。 - 特許庁

A diffusion layer 3, an element isolation insulating film 6, a silicon oxide film 7 are formed, then a polycrystalline silicon film to be a floating gate electrode 15 is deposited, and then the surface thereof is planarized by a CMP method.例文帳に追加

拡散層３、素子分離絶縁膜６、酸化シリコン膜７を形成後、フローティングゲート電極１５となる多結晶シリコン膜を堆積し、ＣＭＰにより表面を平坦にする。 - 特許庁

After a trench type element isolation region 2 surrounding an active region is formed in a semiconductor substrate 1, a gate insulating film 3 and a polycrystalline silicon film 4 are formed sequentially on the substrate 1.例文帳に追加

半導体基板１に活性領域を取り囲む溝型素子分離領域２を形成した後、半導体基板１上にゲート絶縁膜３及び多結晶シリコン膜４を順次形成する。 - 特許庁