A processor is equipped with an instruction unit 1, a load/store unit 2, a register unit including a floating-point register 4, and an arithmetic logic unit(ALU) 5 which is a floating-point unit(FPU) type.例文帳に追加

非数（ＮａＮ）標準をサポートし、ロード／ストア・ユニット、レジスタ・ユニット、演算論理ユニットを備える種類のプロセッサであり、エラーを生じたロードの後でロード／ストア・ユニットにロードされたデータにマーク付けするエラー・フラグを有するＲＩＳＣ又はＣＩＳＣプロセッサである。 - 特許庁

In addition to an execution core containing a fetch/decoding means, an arithmetic logic unit (ALU) and a general-purpose register group, a processor has a multimedia extension (MMX) register 58 and an SIMD extension instruction (SSE and SSE2) register 60.例文帳に追加

プロセッサに、フェッチ／復号化手段と、算術論理演算ユニット（ＡＬＵ）及び汎用レジスタ群を含む実行コアに加え、マルチメディア拡張（ＭＭＸ）レジスタ５８およびＳＩＭＤ拡張命令（ＳＳＥ及びＳＳＥ２）レジスタ６０を備える。 - 特許庁

An eight-bit RISC based microcontroller includes an eight-bit register file 20 having a dedicated arithmetic logic unit (ALU), in addition to a general purpose eight-bit ALU 22.例文帳に追加

８ビットＲＩＳＣベースのマイクロコントローラは、汎用８ビット専用算術論理演算装置（ＡＬＵ）２２に加えて算術論理演算装置（ＡＬＵ）を有する８ビットレジスタファイル２０を含む。 - 特許庁

A low order bit stored in registers R0 and X0 is added by an adder/subtracter ALU (arithmetic and logic unit), its result is stored in the register R0, and a carry is set in a C flag F1.例文帳に追加

レジスタＲ０，Ｘ０に格納された下位ビットが加減算器ＡＬＵで加算され、その結果がレジスタＲ０に格納され、桁上がりがＣフラグＦ１にセットされる。 - 特許庁

A main control part 201 supplys as operation frequency B of a water solenoid valve 101 from a RAM 311 to an arithmetic and logic unit 308 to add +1, the operation frequency B of the solenoid valve 101 after totalized is stored in the same address of the RAM 311, and holds it in a register 312.例文帳に追加

主制御部２０１は、ＲＡＭ３１１からの水電磁弁１０１の動作回数Ｂを演算論理ユニット３０８に供給して＋１積算し、積算後の水電磁弁１０１の動作回数ＢをＲＡＭ３１１の同一アドレスに記憶するとともにレジスタ３１２に保持する。 - 特許庁

Each ALU (Arithmetic Logic Unit) 34 installed in association with each entry includes an MIMD instruction decoder 74 generating a group of control signals according to an MIMD instruction, an MIMD register 72 storing data designating the MIMD instruction, and an inter-ALU communication circuit 71.例文帳に追加

エントリそれぞれに対応して設けられるＡＬＵユニット（３４）において、ＭＩＭＤ用命令に従って制御信号群を生成するＭＩＭＤ用命令デコーダ（７４）と、このＭＩＭＤ命令を指定するデータを格納するＭＩＭＤ用レジスタ（７２）を設けるとともに、ＡＬＵ間通信回路（７１）を設ける。 - 特許庁

A global processor 10 executes, at prescribed timing, parallel addition processing of controlling an ALU (Arithmetic Logic Unit) 14 so that the count value C12 is accumulated to a count value C15 stored in the corresponding counter register 15, and the global processor 10 performs such control as to reset the count value C12 stored in each micro-counter 12.例文帳に追加

グローバルプロセッサ１０は、所定のタイミングで、カウント値Ｃ１２を、対応するカウンタレジスタ１５に格納されたカウント値Ｃ１５に累積加算するようにＡＬＵ１４を制御する並列加算処理を実行し、各マイクロカウンタ１２に格納されたカウント値Ｃ１２をリセットするように制御する。 - 特許庁

The display driver comprises a correction parameter register 40 for storing a correction parameter for correcting a contrast adjustment value, an arithmetic and logic unit 50 for adding a correction value specified by the correction parameter to the contrast adjustment value instructed by an MPU and calculating a corrected contrast adjustment value, and a driving circuit for driving a display panel at the driving voltage obtained on the basis of the corrected contrast adjustment value.例文帳に追加

コントラスト調整値を補正するための補正パラメータを記憶する補正パラメータレジスタ４０と、ＭＰＵにより指示されるコントラスト調整値に対して、補正パラメータにより特定される補正値を加算し、補正コントラスト調整値を演算する演算回路５０と、補正コントラスト調整値に基づき得られる駆動電圧で表示パネルを駆動する駆動回路とを含む表示ドライバである。 - 特許庁