set reset latchとは 意味・読み方・使い方

The outputs of the narrow-pulse generating circuits 24, 34 are supplied to a set terminal and to the reset terminal of an SR latch 36, respectively.例文帳に追加

狭パルス生成回路２４，３４の出力は、それぞれ、SRラッチ３６のセット端子及びリセット端子に供給される。 - 特許庁

The signal processor includes a correction set pulse forming circuit 30 in addition to a set pulse generation circuit 3, a reset pulse generation circuit 5, and a latch circuit 4.例文帳に追加

信号処理装置は、セットパルス発生回路３と、リセットパルス発生回路５と、ラッチ回路４との他に補正セットパルス形成回路３０を有する。 - 特許庁

The additional circuit includes a latch that is set when an array select signal is asserted, and reset when a pre-charge operation for that bank occurs.例文帳に追加

追加の回路はアレイ選択信号がアサートされるときにセットされ、そのバンクのプリチャージ動作が発生するときにリセットされるラッチを含む。 - 特許庁

The decoding means 130 includes a selection block information holding means 132 composed of a latch circuit, a set means 134 and a reset means 136.例文帳に追加

デコード手段１３０はラッチ回路で構成される選択ブロック情報保持手段１３２と、セット手段１３４とリセット手段１３６を有する。 - 特許庁

The set/reset latch circuit 5 is set when the levels of the both signals 1 and 2 are equal to below the first threshold and reset, when one of the level of the signals 1 and 2 is greater than the second threshold.例文帳に追加

セット／リセットラッチ回路５は、差動データ入力信号１，２のレベルがともに前記第１のしきい値以下のときセットされ、差動データ入力信号１，２のいずれか一方のレベルが前記第２のしきい値以上のときリセットされる。 - 特許庁

To provide a terminal network controller that detects an inverting state of a latching relay resulting in disconnecting a telephone set from a telephone line due to a malfunction of the latch relay in a normal condition so as to reset the latch relay thereby quickly connecting the telephone set to the telephone line.例文帳に追加

通常状態におけるラッチングリレーの誤動作で電話機が電話回線から切り離されたリレー反転状態を検出してラッチングリレーをリセットし、電話機を迅速に電話回線に接続することができる端末網制御装置を提供する。 - 特許庁

In the starting initial processing, a starter ON/OFF command to be output to the hardware latch circuits 13A, 13B is initialized into an ON command and a software latch plug for determining the ON-/OFF-state of the starter 17 before reset is set ON.例文帳に追加

この始動中イニシャル処理では、ハードウェアラッチ回路１３Ａ，１３Ｂに出力するスタータＯＮ／ＯＦＦ指令をＯＮ指令に初期化すると共に、リセット前のスタータ１７のＯＮ／ＯＦＦ状態を判定するソフトウェアラッチフラグをＯＮにセットする。 - 特許庁

A PWM latch circuit 114, which is reset by reset signals and generates 3rd and 4th output signals, whose phases relative to the 1st and 2nd output signals are controlled by set signals, based upon control signals and whose polarities are opposite to each other, is provided.例文帳に追加

リセット信号によりリセットされ、制御信号に基づくセット信号により、第１及び第２出力信号に対する位相が制御され、かつ互いに逆極性の第３及び第４出力信号を生成するＰＷＭラッチ回路１１４を設ける。 - 特許庁