synchronous circuit designとは 意味・読み方・使い方

To provide an asynchronous circuit design tool with which an engineer accustomed to a hardware description language for synchronous circuit design widely spreading in the industrial field designs an asynchronous circuit relatively easily.例文帳に追加

産業界に広く普及している同期回路設計のハードウエア記述言語に習熟している技術者が比較的容易に非同期回路設計を行うための非同期回路設計ツールを提供する。 - 特許庁

The high-speed phase circuit 210 where no CLK synchronous design can be usually carried out is separated through the flip-flop 224, and data are taken into a data holding unit 226 synchronizing with a scan clock so as to scan-design the data holding unit 226.例文帳に追加

従来ＣＬＫ同期設計できない高速位相回路部２１０についてもフリップフロップ２２４で分離し、データ保持部２２６にスキャンクロックに同期させて取り込むことでデータ保持部２２６をスキャン化設計する。 - 特許庁

To reduce a circuit area by obtaining a state assignment solution whose circuit area is the minimum from among state assignment solution candidates in the design process of a synchronous sequential circuit.例文帳に追加

同期式順序回路の設計工程において、状態割当て解候補中で回路面積が最も小さい解を得て回路面積の縮小化を図る。 - 特許庁

To provide a circuit design verification method, design verification device and computer program which can judge whether a synchronous unit can operate synchronously or not by carrying out backward trace of a signal path based on information on circuit wire connection.例文帳に追加

回路の結線情報に基づき信号経路の逆方向トレースを行い、同期ユニットが同期動作できるか否かの判定が可能な回路の設計検証方法、設計検証装置、及びコンピュータプログラムを提供することを目的とする - 特許庁

The asynchronous circuit design tools include a translator provided with a transformation means for transforming a code written in an asynchronous circuit design language, which is based on a standard HDL and includes minimal primitives for allowing the communications between asynchronous processes, into a code written in a standard HDL, which is for synchronous circuit design.例文帳に追加

非同期回路設計ツールは、同期回路設計用のハードウエア記述言語に非同期プロセス間通信を可能とするプリミティブが付加された非同期回路設計言語によって記述されたコードを同期回路設計用のハードウエア記述言語に変換する変換手段を備えたトランスレータを含む。 - 特許庁

To shorten a cycle time in data write/read without any difficult timing design in a semiconductor integrated circuit including the memory cell of a synchronous type SRAM.例文帳に追加

同期型ＳＲＡＭのメモリセルを含む半導体集積回路において、難しいタイミング設計をすることなしに、データの書込み又は読出しにおけるサイクルタイムを短縮する。 - 特許庁

To obtain a data reproducing device for reducing power consumption, and also reducing design burden of analog components and a digital synchronous circuit, and development cost by suppressing the oscillation highest frequency during high-speed reproduction.例文帳に追加

高速再生時の発振最高周波数を抑え、消費電力の低減、アナログ部品やデジタル同期回路の設計負担、開発コストの低減を図るデータ再生装置を得る。 - 特許庁

To provide a design method for a synchronous circuit for reducing a peak value of EMI noise by verifying where and how many skews are given and by diversifying the timing of current of power dissipation on the time axis.例文帳に追加

どの場所にどれだけスキューを付けられるかを検証して、消費電流が流れるタイミングを時間軸上で分散させることで、ＥＭＩのいずのピークを低減することができる同期回路の設計方法を提供すること。 - 特許庁