watchdog inputとは 意味・読み方・使い方

The boot processing is performed to programs in a flash ROM 13 and IC card 8, and the output of a reset signal is suppressed within the watchdog timer period of a reset IC 10 by pulse input under that control.例文帳に追加

フラッシュＲＯＭ１３，ＩＣカード８のプログラムをブート処理し、その制御によるリセットＩＣ１０のウオッチドッグタイマ期間内にパルス入力でリセット信号の出力を抑える。 - 特許庁

Clock signals for generating the random number output from a clock signal output circuit provided in the random number circuit are frequency-divided in a frequency divider circuit provided in a monitoring circuit and then input to a reset IC with a watchdog, and when a timer value in a watchdog circuit reaches a final value and timeout comes, abnormality signals are turned to an on state, output and input to the microcomputer for game control.例文帳に追加

また、乱数回路が備えるクロック信号出力回路から出力される乱数生成用のクロック信号を、監視回路が備える分周回路にて分周した後にウォッチドッグ付リセットＩＣに入力し、ウォッチドッグ回路におけるタイマ値が最終値に達してタイムアウトすると、異常信号をオン状態として出力し、遊技制御用マイクロコンピュータに入力させる。 - 特許庁

Then, if a reset signal in the on-state is input based on the occurrence of the time-out without clearance of a reset IC with a watchdog, the presentation controlling microcomputer is reset and rebooted.例文帳に追加

そして、ウォッチドッグ付リセットＩＣがクリアされずにタイムアウトが発生することでオン状態のリセット信号が入力されると、演出制御用マイクロコンピュータのリセットを発生させて再起動させる。 - 特許庁

To provide a watchdog timer circuit for preventing any malfunction from occurring even when both of a positive noise pulse and a negative noise pulse are imposed on an input clock signal, and any noise bursts in the middle of a circuit.例文帳に追加

入力クロック信号に正のノイズパルスおよび負のノイズパルスの両方がのっている場合や回路の途中にノイズが飛び込んだ場合にも、誤動作を起こすことのないウォッチドッグタイマ回路を提供する。 - 特許庁

When the watchdog signal WD1 is not input for a predetermined time period, the monitoring microcomputer 40 and the control monitor 52 determine that the control microcomputer 30 has a failure, and reset the control microcomputer 30.例文帳に追加

監視用マイコン４０と制御用監視装置５２とは、ウォッチドッグ信号ＷＤ１が規定時間に渡って入力されない場合、制御用マイコン３０に異常があると判断し、制御用マイコン３０をリセットする。 - 特許庁

An oscillation signal from an oscillator 2 is input to the counter COUa through an input pin of an I/O block IOa, and the sequentially divided oscillation signal is output to a watchdog timer 3 from the counter COUc through an output pin of an I/O block IOc as a counter clear signal.例文帳に追加

発振器２からの発振信号は、Ｉ／ＯブロックIOaの入力ピンを介してカウンタＣＯＵaに入力され、また、カウンタＣＯＵcからは、Ｉ／ＯブロックIOcの出力ピンを介して、順次分周された発振信号がカウンタクリア信号としてウォッチドッグタイマ３に出力される。 - 特許庁

Then, when the reset signals of an ON state are input by the occurrence of time-out without clearing a reset IC 124 with a watchdog, a reset/interruption controller 136 generates the reset of the microcomputer 120 for the performance control and restarts it.例文帳に追加

そして、ウォッチドッグ付リセットＩＣ１２４がクリアされずにタイムアウトが発生することでオン状態のリセット信号が入力されると、リセット／割込みコントローラ１３６が演出制御用マイクロコンピュータ１２０のリセットを発生させて再起動させる。 - 特許庁

Abnormality in a control part 201 is detected by an input of a watchdog timer overflow (WDTOVF) signal to a safety device 203, and when the WDTOVF signal is inputted to the safety device 203, the safety device 203 outputs a low level signal to an AND circuit 202.例文帳に追加

制御部２０１の異常はウオッチドッグタイマオーバーフロー（ＷＤＴＯＶＦ）信号の安全装置２０３への入力により検知され、ＷＤＴＯＶＦ信号が安全装置２０３に入力されると、安全装置２０３はＬＯＷレベル信号をアンド回路２０２に出力する。 - 特許庁