ウォッチドッグ入力の英語

ウォッチドッグパルス検出回路１１はウォッチドッグパルス信号ＷＤＰを入力し、ウォッチドッグパルス信号ＷＤＰが所定時間経過しても入力されない時、マイクロコンピュータ４にリセット信号ＲＥＴを出力する。例文帳に追加

A watch dog pulse detection circuit 11 inputs the watch dog pulse signal WDP, and when the watch dog pulse signal WDP is not inputted even if a predetermined time is passed, it outputs a reset signal RET to the micro-computer 4. - 特許庁

通常、トライステート出力バッファ５はクロック信号を通過させず、ＣＰＵ１から出力されるウォッチドッグ監視パルスのみがウォッチドッグタイマＩＣ２に入力される。例文帳に追加

Normally, the tri-state output buffer 5 does not allow the clock signals to pass therethrough, and only watch dog monitoring pulses outputted from the CPU 1 are inputted into the watch dog timer IC 2. - 特許庁

ウォッチドッグ監視パルスを出力できない処理をＣＰＵ１が行っている間、クロック発生部４から出力されるクロック信号がトライステート出力バッファ５を通過してウォッチドッグタイマＩＣ２に入力される。例文帳に追加

While the CPU 1 performs a processing in which the watch dog monitoring pulses cannot be outputted, the clock signals outputted from the clock generating part 4 are passed through the tri-state output buffer 5 and inputted into the watch dog timer IC 2. - 特許庁

一方、監視用マイコン４０は、監視用監視装置６２にウォッチドッグ信号ＷＤ２を出力し、監視用監視装置６２では、ウォッチドッグ信号ＷＤ２が規定時間に渡って入力されない場合、監視用監視装置６２に異常があると判断し、監視用マイコン４０をリセットする。例文帳に追加

Meanwhile, the monitoring microcomputer 40 outputs a watchdog signal WD2 to a monitor 62 for a monitoring and, when the watchdog signal WD2 is not input for a predetermined time period, the monitor 62 determines that the monitor 62 has a failure and resets the monitoring microcomputer 40. - 特許庁

また、乱数回路が備えるクロック信号出力回路から出力される乱数生成用のクロック信号を、監視回路が備える分周回路にて分周した後にウォッチドッグ付リセットＩＣに入力し、ウォッチドッグ回路におけるタイマ値が最終値に達してタイムアウトすると、異常信号をオン状態として出力し、遊技制御用マイクロコンピュータに入力させる。例文帳に追加

Clock signals for generating the random number output from a clock signal output circuit provided in the random number circuit are frequency-divided in a frequency divider circuit provided in a monitoring circuit and then input to a reset IC with a watchdog, and when a timer value in a watchdog circuit reaches a final value and timeout comes, abnormality signals are turned to an on state, output and input to the microcomputer for game control. - 特許庁

さらに、周期的な入力によって内部が周期的にリセットされ、周期的な入力がなくなるとアラーム信号を出力するウォッチドッグタイマ回路（１４）を設け、ウォッチドッグタイマ回路から出力されるアラーム信号と前記検出信号との論理積もしくは論理和をとった信号を外部へ出力するように構成した。例文帳に追加

Furthermore, this semiconductor integrated circuit is provided with a watchdog timer circuit (14) whose inside is periodically reset according to a periodic input for outputting an alarm signal when the periodic input is absent and configured to output a signal acquired by calculating the logical product or the logical sum of the alarm signal outputted from the watchdog timer circuit and the detection signal to the outside. - 特許庁

シリアル通信を制御するマスタ制御部１０１との間でシリアルデータの送受信を行なう複数のスレーブ制御部１０２と、複数のスレーブ制御部１０２に同時にリセットをかけるウォッチドッグタイマ１０５を備えた通信システムにおいて、複数のシリアル通信ラインのうち、少なくとも１系統を介して、マスタ制御部１０１からのウォッチドッグ信号をウォッチドッグタイマ１０５に入力する構成とした。例文帳に追加

A communication system including a plurality of salve controls 102 for transmitting/receiving serial data with a master control 101 which controls serial communication and a watch dog timer 105 for simultaneously resetting the plurality of slave controls 102 is configured such that a watch dog signal from the master control 101 is input through at least one system among the plurality of serial communication lines to the watch dog timer 105. - 特許庁