「ウォッチドッグ入力」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

さらに、周期的な入力によって内部が周期的にリセットされ、周期的な入力がなくなるとアラーム信号を出力するウォッチドッグタイマ回路（１４）を設け、ウォッチドッグタイマ回路から出力されるアラーム信号と前記検出信号との論理積もしくは論理和をとった信号を外部へ出力するように構成した。例文帳に追加

Furthermore, this semiconductor integrated circuit is provided with a watchdog timer circuit (14) whose inside is periodically reset according to a periodic input for outputting an alarm signal when the periodic input is absent and configured to output a signal acquired by calculating the logical product or the logical sum of the alarm signal outputted from the watchdog timer circuit and the detection signal to the outside. - 特許庁

シリアル通信を制御するマスタ制御部１０１との間でシリアルデータの送受信を行なう複数のスレーブ制御部１０２と、複数のスレーブ制御部１０２に同時にリセットをかけるウォッチドッグタイマ１０５を備えた通信システムにおいて、複数のシリアル通信ラインのうち、少なくとも１系統を介して、マスタ制御部１０１からのウォッチドッグ信号をウォッチドッグタイマ１０５に入力する構成とした。例文帳に追加

A communication system including a plurality of salve controls 102 for transmitting/receiving serial data with a master control 101 which controls serial communication and a watch dog timer 105 for simultaneously resetting the plurality of slave controls 102 is configured such that a watch dog signal from the master control 101 is input through at least one system among the plurality of serial communication lines to the watch dog timer 105. - 特許庁

電源監視制御回路は、電源電圧監視回路１０５から第２制御手段１０２を稼働する電源３．３Ｖの電源電圧の異常を示す信号が入力された場合、第１制御手段１０１が、リセット信号生成手段１０３に対して、ウォッチドッグタイマ機能を無効とし、リセット信号を出力しないように制御するウォッチドッグタイマ制御信号を出力することを特徴とする。例文帳に追加

In the power monitoring control circuit, when receiving from a supply voltage monitoring circuit 105 a signal representing an anomaly in the supply voltage of 3.3 V for operating the second control means 102, the first control means 101 outputs to the reset signal generation means 103 a watchdog timer control signal to disable a watchdog timer function and stop outputting reset signals. - 特許庁

３入力論理和回路１０５には、アッパリミットスイッチ３３、ロアリミットスイッチ３４およびウォッチドッグタイマ１０２の出力信号が入力される。例文帳に追加

Output signals of an upper limit switch 33, a lower limit switch 24 and a watch dog timer 102 are input to a 3-input OR circuit 105. - 特許庁

マイコン６０は、指令信号の入力停止期間を計測し、入力停止期間が、センタ装置２が出力する時間間隔よりも長い設定時間に達すると、ウォッチドッグタイマ６６へのパルス信号の出力を停止する。例文帳に追加

A microcomputer 60 measures the input stop period of a command signal, and when the input stop period reaches a setting time longer than a time interval outputted from a center device, the microcomputer 60 stops an output of a pulse signal to a watchdog timer 66. - 特許庁

入力クロック信号に正のノイズパルスおよび負のノイズパルスの両方がのっている場合や回路の途中にノイズが飛び込んだ場合にも、誤動作を起こすことのないウォッチドッグタイマ回路を提供する。例文帳に追加

To provide a watchdog timer circuit for preventing any malfunction from occurring even when both of a positive noise pulse and a negative noise pulse are imposed on an input clock signal, and any noise bursts in the middle of a circuit. - 特許庁

監視用マイコン４０と制御用監視装置５２とは、ウォッチドッグ信号ＷＤ１が規定時間に渡って入力されない場合、制御用マイコン３０に異常があると判断し、制御用マイコン３０をリセットする。例文帳に追加

When the watchdog signal WD1 is not input for a predetermined time period, the monitoring microcomputer 40 and the control monitor 52 determine that the control microcomputer 30 has a failure, and reset the control microcomputer 30. - 特許庁

このワンショットのロウパルスによりナンドＮＡＮＤの出力が立ち上がり、ウォッチドッグタイマＩＣ２７のＷＤ端子へハイパルスが入力される。例文帳に追加

Output of NAND is risen by the one shot low pulse and high pulse is inputted into the WD terminal of a watch dog timer IC 27. - 特許庁

ウォッチドッグタイマに出力するプログラムラン信号の出力リセット発生回路からマイクロコンピュータのリセット入力回路までの診断を行う。例文帳に追加

To make a diagnosis from an output reset generation circuit for a program run signal to be output to a watchdog timer to a reset input circuit of a microcomputer. - 特許庁

これにより、チップとは別に発信回路やウォッチドッグタイマを設けなくとも、出力端子と入力端子とを結ぶ配線が断線したことを、各チップ自身が検出できる。例文帳に追加

It is thereby possible for each chip to detect that the wire connecting the output terminal and the input terminal is broken without having to provide a transmission circuit or a watchdog timer separately from the chips. - 特許庁

そして、ウォッチドッグ付リセットＩＣがクリアされずにタイムアウトが発生することでオン状態のリセット信号が入力されると、演出制御用マイクロコンピュータのリセットを発生させて再起動させる。例文帳に追加

Then, if a reset signal in the on-state is input based on the occurrence of the time-out without clearance of a reset IC with a watchdog, the presentation controlling microcomputer is reset and rebooted. - 特許庁

発振器２からの発振信号は、Ｉ／ＯブロックIOaの入力ピンを介してカウンタＣＯＵaに入力され、また、カウンタＣＯＵcからは、Ｉ／ＯブロックIOcの出力ピンを介して、順次分周された発振信号がカウンタクリア信号としてウォッチドッグタイマ３に出力される。例文帳に追加

An oscillation signal from an oscillator 2 is input to the counter COUa through an input pin of an I/O block IOa, and the sequentially divided oscillation signal is output to a watchdog timer 3 from the counter COUc through an output pin of an I/O block IOc as a counter clear signal. - 特許庁

ウォッチドッグタイマ３は、切換スイッチ４から第３入力端子ＩＮＣを介して監視無効信号が入力され、且つ電子制御装置２からスタンバイ信号が出力されていることを条件として機能制限信号を出力する機能制御部６を備えている。例文帳に追加

The watchdog timer 3 is provided with a function control part 6 for inputting a monitor cancel signal from a change-over switch 4 through a third input terminal INC and outputting a function limit signal under a condition that the standby signal is outputted from the electronic control device 2. - 特許庁

ウォッチドッグタイマの暴走検出信号ＷＤＯＵＴを初期化回路１１へ接続し、暴走検出信号ＷＤＯＵＴを入力したときに初期化回路１１がモードラッチ１４を初期化することにより、接続部１９からアドレス信号が出力される。例文帳に追加

Thereby a runaway detection signal WDOUT outputted from a watchdog timer is connected to an initialization circuit 11, and at the time of inputting the signal WDOUT, the circuit 11 initializes the mode latch 14, outputting an address signal from the connection part 19. - 特許庁

そして、ウォッチドッグ付リセットＩＣ１２４がクリアされずにタイムアウトが発生することでオン状態のリセット信号が入力されると、リセット／割込みコントローラ１３６が演出制御用マイクロコンピュータ１２０のリセットを発生させて再起動させる。例文帳に追加

Then, when the reset signals of an ON state are input by the occurrence of time-out without clearing a reset IC 124 with a watchdog, a reset/interruption controller 136 generates the reset of the microcomputer 120 for the performance control and restarts it. - 特許庁

ウォッチドッグタイマ６３は、自走状態では所定周期で警報パルスを出力する自走発振部と、警報パルスの出力タイミング以前に、カウンタのＭＳＢから回避信号を受けると自走発振部の自走状態の動作を初期状態に戻す回避入力部とを有して構成される。例文帳に追加

A watchdog timer 63 has a self traveling oscillating section outputting warning pulses in a predetermined period in a self traveling condition and an avoiding input section resetting the movement of the self traveling condition of the self traveling oscillating section into an initial condition when receiving avoiding signals from the MSB of a counter prior to the output timing of the warning pulses. - 特許庁

ウォッチドッグタイマ６３は、自走状態では所定周期で警報パルスを出力する自走発振部と、警報パルスの出力タイミング以前に、カウンタのＭＳＢから回避信号を受けると自走発振部の自走状態の動作を初期状態に戻す回避入力部とを有して構成される。例文帳に追加

A watchdog timer 63 includes: a self-propelled oscillation part outputting an alarm pulse at a prescribed period in a self-propelled state; and an avoidance input part returning the operation of the self-propelled state of the self-propelled oscillation part to an initial state when receiving an avoidance signal from the MSB of a counter before the output timing of the alarm pulse. - 特許庁

また、ウォッチドッグタイマ３は、電子制御装置２からのキャンセルパルスに基づいて該電子制御装置２の動作状態を監視する一方、機能制御部６から機能制限信号が出力されている間においては、キャンセルパルスの入力有無にかかわらずリセット信号の出力を禁止する出力禁止処理を行う動作判断部５を備えている。例文帳に追加

The watchdog timer 3 is also provided with an operation judgment part 5 for monitoring the operation state of the electronic control device 2 on the basis of the cancel pulses from the electronic control device 2, and during the output of the function limit signal from the function control part 6, carrying out output inhibition processing for inhibiting the output of a reset signal independently of the existence of input of the cancel pulse. - 特許庁

外部スイッチング素子２の駆動チェックの際、メインＣＰＵ４が外部スイッチング素子２を駆動する前に、ＩＣ５は、ウォッチドッグタイマ回路６を経由せずにメインＣＰＵ４から内部スイッチング素子５５、５６を停止させるマスク入力信号を受信し、サブＣＰＵ３に内部スイッチング素子５５、５６が停止したことを伝えるマスク出力信号を発信する。例文帳に追加

Before the main CPU 4 drives the external switching element 2 when driving and checking the external switching element 2, the IC5 receives a mask input signal for stopping the internal switching elements 55 and 56 from the main CPU 4 without passing through the watchdog timer circuit 6 and transmits a mask output signal for notifying the sub-CPU 3 that the internal switching elements 55 and 56 stop. - 特許庁

ウォッチドッグタイマ回路１は、異常出力用電源８を電源とし、リトリガ信号をコンデンサカップリング回路９で取り込み、このリトリガ信号がタイマ用コンデンサ２に設定する異常判定の時限内に入力されないときにＣＰＵの異常と判定し、異常出力を得る。例文帳に追加

A watch dog timer circuit 1 fetches the re-trigger signal by a capacitor coupling circuit 9 by using a power source 8 for an abnormal output as a power source, and decides that the CPU is abnormal, and obtains an abnormality output when the re-trigger signal is not inputted within the time limit of abnormality decision set in a capacitor 2 for a timer. - 特許庁