「"Test Pattern Generator"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

SEMICONDUCTOR INTEGRATED CIRCUIT, TEST PATTERN GENERATOR OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路、半導体集積回路のテストパターン生成装置 - 特許庁

METHOD AND DEVICE FOR DETERMINING THE OPTIMUM INITIAL VALUE IN TEST PATTERN GENERATOR例文帳に追加

テストパターン発生器における最適初期値の決定方法および装置 - 特許庁

A test pattern generator 24 reads a test pattern out of a test pattern storage 25 and prints out the pattern by using an output device.例文帳に追加

テストパターン発生装置２４がテストパターン記憶装置２５からパターンを読み出し、出力装置に印刷する。 - 特許庁

Each gateway includes a test pattern generator and a test memory analyzer that are used for an in-operation test of the video signal.例文帳に追加

各ゲートウェイはビデオ信号の稼働中テストを行うためのテスト・パターン・ジェネレータ及びテスト測定アナライザを含む。 - 特許庁

To carry out a logic verification of an IC chip without using a complex test pattern generator.例文帳に追加

複雑なテストパタン発生器を使用することなくＩＣチップの論理検証を可能にする論理検証システムを提供する。 - 特許庁

TEST PATTERN GENERATION METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT, TEST PATTERN GENERATOR OF SEMICONDUCTOR INTEGRATED CIRCUIT, CONTROL PROGRAM, READABLE RECORDING MEDIUM例文帳に追加

半導体集積回路のテストパターン生成方法および半導体集積回路のテストパターン生成装置、制御プログラム、可読記録媒体 - 特許庁

When a register 1 or the like is not operated, an instruction is sent to a test pattern generator 2 from a BIST controller 3, and the test pattern is sent to a circuit of the part that is not used.例文帳に追加

レジスタ１等が動作していない場合、ＢＩＳＴコントローラ３からテストパタン生成器２に指示を送り、テストパタンを未使用部回路に送出する。 - 特許庁

A test pattern is generated by a test pattern generator 230 and supplied to a semiconductor device to be tested, and the semiconductor device is operated.例文帳に追加

テストパターン発生部２３０によりテストパターンを発生して被試験デバイスである半導体装置に供給し、この半導体装置を動作状態とする。 - 特許庁

TEST PATTERN GENERATOR, TEST CIRCUIT TESTER, TEST PATTERN GENERATION METHOD, TEST CIRCUIT TESTING METHOD, TEST PATTERN GENERATION PROGRAM, TEST CIRCUIT TESTING PROGRAM, AND RECORDING MEDIUM例文帳に追加

試験パターン生成装置、テスト回路試験装置、試験パターン生成方法、テスト回路試験方法、試験パターン生成プログラム、テスト回路試験プログラム、および記録媒体 - 特許庁

To effectively detect bus fight of a data bus when data is written from the outside in a digital processing device such as a test pattern generator or the like in which programming is freely performed.例文帳に追加

試験パターン発生器などのプログラミング自在なデジタル処理装置での外部からのデータの書き込みの際のデータバスのバスファイトを有効に検出する。 - 特許庁

The test pattern generator and the test memory analyzer are synchronized by using a vertical integral time code and a trigger packet sent from a transmission station.例文帳に追加

テスト・パターン・ジェネレータ及びテスト測定アナライザは伝送ステーションによって送られた垂直インテグラル・タイム・コード及びトリガ・パケットを使用して同期化される。 - 特許庁

The test pattern generator dynamically arranges a test signal to a line selected in advance for a VBI period in the video frame at a period of the frame by adopting a concealment technology.例文帳に追加

テスト・パターン・ジェネレータはＶＢＩ期間における事前選択されたラインに、ビデオ・フレームの時間周期でテスト信号を隠蔽技法を使用してそのフレームに動的に配置する。 - 特許庁

A light output from a light source 102 of an optical sender 101 is modulated by using repetition signals of "0011" from a test pattern generator 105 and a data modulator 103.例文帳に追加

光送信部１０１の光源１０２から出力された光を、試験パターン発生器１０５からの“００１１”の繰り返し信号と、データ変調器１０３を用いて変調する。 - 特許庁

The test pattern generated by the test pattern generator 10 is input in the tested LSI2 and the output pattern output from the tested LSI2 is input in a comparator 12.例文帳に追加

テストパターン発生部１０によって発生されたテストパターンは被試験ＬＳＩ２に入力され、被試験ＬＳＩ２から出力された出力パターンは比較部１２に入力される。 - 特許庁

Using the test pattern generated by the test pattern generator 4, a resistor level trouble diagnosing device 5 performs the trouble diagnosis of a resistor level so as to generate the information for performing a gate level trouble diagnosis.例文帳に追加

レジスタレベル故障診断器５はテストパタン作成器４が生成したテストパタンを用いて、レジスタレベルの故障診断を行うことにより、ゲートレベル故障診断を行うための情報を生成する。 - 特許庁

Using a status transition diagram obtained by regarding a given logic circuit as a status transition machine, a test pattern generator 4 generates a test pattern for diagnosing resistor level trouble for testing all transitions from a status to a status.例文帳に追加

テストパタン作成器４は、与えられた論理回路を状態遷移機械とみなして得た状態遷移図を用いて、状態から状態への全ての遷移をテストするレジスタレベル故障診断用テストパタンを生成する。 - 特許庁

This test pattern generator 10 for generating a test pattern for scan-testing the semiconductor integrated circuit is provided with a risky portion extracting part 110, and an ATPG 150 of a pattern generation executing part for executing the generation of the test pattern.例文帳に追加

半導体集積回路をスキャンテストするためのテストパターンを生成するテストパターン生成装置１００は、危険箇所抽出部１１０と、テストパターンの生成を実行するパターン生成実行部であるＡＴＰＧ１５０を備える。 - 特許庁

This test facilitating circuit is functioned as a test pattern generator 100 by connecting the plurality of scan registers 14 arranged at a first stage of a plurality of scan chains constructed by connecting the scan registers 14 in series for facilitating test, to EXOR gates 31.例文帳に追加

テスト容易化のために設けられたスキャンレジスタ１４を直列に接続して構成された複数のスキャンチェーンの第１段に配置されている複数の前記スキャンレジスタ１４とＥＸＯＲゲート３１とを接続してテストパターン発生器１００としての機能を満たす。 - 特許庁

Meanwhile, in the case of a RAM disk or a hybrid disk, the length of the recording information is decided by a data amount decision part 78 and when it is not the required length, a test pattern generated in a test pattern generator 62 of a media side EN/D and servo circuit 60 is written into a RAM area of the disk.例文帳に追加

しかし、ＲＡＭディスクやハイブリッドディスクの場合は、データ量判定部７８によって記録情報の長さが判定され、これが必要な長さでない場合は、メディア側ＥＮ／Ｄ＆サーボ回路６０のテストパターン発生器６２で発生したテストパターンをディスクのＲＡＭ領域に書き込む。 - 特許庁

SCAN TEST CIRCUIT, AUTOMATIC TEST PATTERN GENERATOR, SCAN TEST METHOD, METHOD FOR DESIGNING SCAN TEST CIRCUIT, AUTOMATIC TEST PATTERN GENERATING METHOD, METHOD FOR EXECUTING SCAN TEST CIRCUIT DESIGN例文帳に追加

スキャンテスト回路、自動テストパターン生成装置、スキャンテスト方法、スキャンテスト回路設計方法、自動テストパターン生成方法、スキャンテスト回路設計方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体および自動テストパターン生成方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁