「"binary digit"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Thereafter, every time the originated binary digit string data is transmitted to switch the excitation phase, the control circuit repeats a process of shifting the transmitted binary digit string data by one binary digit to the left to originate binary digit string data for instructing the next excitation phase.例文帳に追加

以降、作成したビット列データを送信して励磁相を切り換える毎に、送信したビット列データを左に１ビットだけシフトさせて次の励磁相を指示するビット列データを作成する処理を繰り返す。 - 特許庁

The control cirucit then shifts the basic data (1) by one binary digit to the left to originate binary digit string data (2) '00100010' for instructing B-phase excitation.例文帳に追加

この後、基本データ を左に１ビットだけシフトさせて、Ｂ相励磁を指示するビット列データ 「００１０００１０」を作成する。 - 特許庁

A binary digit, or bit, is the basic unit of storage on a computer 例文帳に追加

2進数字,つまりビットが,コンピュータの記憶(装置)の基本単位である - コンピューター用語辞典

A binary digit, or bit, is the basic unit of storage on a computer. 例文帳に追加

2進数字,つまりビットが,コンピュータの記憶(装置)の基本単位である - コンピューター用語辞典

The multiplicand register (306) includes a second binary digit and is connected with the multiplication/application module (300).例文帳に追加

被乗数レジスタ(306)は第２の２進数を含み、乗算累算モデュール(300)に接続されている。 - 特許庁

The multiplier register (302) includes a first binary digit and is connected with the multiplication/application core (320).例文帳に追加

乗算器レジスタ(302)は第１の２進数を含み、乗算累算コア(320)に接続されている。 - 特許庁

The result register (318) includes a third binary digit and is connected with the multiplication/ accumulation core (320).例文帳に追加

結果レジスタ(318)は第３の２進数を含み、乗算累算コア(320)に接続されている。 - 特許庁

A DAC comprises a plurality of current source circuits configured to operate responsive to respective different bias voltage signals and respective true and complementary binary digit signals.例文帳に追加

ＤＡＣは、それぞれの相異なるバイアス電圧信号とそれぞれの真及び相補２進ディジット信号に応答して動作するように構成される複数個の電流ソース回路を備えることを特徴とする。 - 特許庁

An operating method includes providing respective different bias voltage signals during a normal operation responsive to a binary digit signal applied to respective different stages.例文帳に追加

動作させる方法は、相異なるステージに印加される２進ディジット信号に応答して正常動作の間に相異なるバイアス電圧信号を提供する段階を含むことを特徴とする。 - 特許庁

A CPU 281 computes the theoretical products of the "advance notice binary digit string" and four binary 4-bit "comparison 4 bits" corresponding to the respective first to fourth advance notice times one by one at T11-T14 seconds in respective times for advance notice T1-T4.例文帳に追加

ＣＰＵ２８１は、各予告時間Ｔ１〜Ｔ４、Ｔ１１〜Ｔ１４秒において、「予告ビット列」と各第１予告タイミング〜第４予告タイミングに対応する２進数４ビットの４個の「比較４ビット」との論理積を順次算出する。 - 特許庁

The information transmitted to the sending end device (100) from the transmission source device takes usually a form of an electronic product code ("EPC") of binary digit or an identity ("ID") information.例文帳に追加

送信元デバイスから送信先デバイス（１００）に伝達される情報は、通常、２進数の電子製品コード（「ＥＰＣ」）または識別（「ＩＤ」）情報の形をとる。 - 特許庁

An AM demodulation signal outputted from the digital controlled oscillator is used as a data sampling control signal to perform sample hold of the plurality of control signals and perform binary digit conversion of the control signals, thereby obtaining an FSK demodulation signal.例文帳に追加

上記ディジタル制御発振器から出力されるＡＭ復調信号をデータサンプリング制御信号として用いて上記複数の制御信号をサンプルホールドしかつ２進数変換することによりＦＳＫ復調信号を得る。 - 特許庁

Continuous binary digit data series are converted into an input data word of 4-bit unit, then converted into an output cord word string of 6-bit unit which satisfies the (1, 7) RLL rule or the (1, 8) RLL rule, and auxiliary information is further added to record or transmit it.例文帳に追加

連続する２進数のデータ系列を４ビット単位の入力データ語に変換した後に、（１，７）ＲＬＬ規則または（１，８）ＲＬＬ規則を満足する６ビット単位の出力符号語列に変換し、さらに補助情報を付加して記録や伝送する。 - 特許庁

After it is confirmed that a special signal pattern corresponding to a code key is inputted to the string bit (binary digit) of an image data signal in a vertical blanking period 103 (106) or horizontal blanking period that is the period where no image data signal is inputted, a parameter other than a display image data is received.例文帳に追加

画像データ信号が入力されない期間である垂直ブランキング期間１０３（１０６）または水平ブランキング期間に、画像データ信号のビット列に暗号鍵に相当する特殊な信号パターンが入力されたことが認識された後、表示画像データ以外のパラメータを受信する。 - 特許庁

Based on the LSB bit information of an input digital signal IN for setting one by the value of a binary digit from the LSB side, the first condition branch circuit 20 creates boundary bit information becoming the boundary of continuous arrangement in the bit arrangement of an output digital signal.例文帳に追加

２進数の値分だけＬＳＢ側から１とする入力デジタル信号ＩＮのＬＳＢのビット情報に基づき、第１の条件分岐回路２０は出力デジタル信号のビット配列中の連続配列の境界となる境界ビット情報を生成する。 - 特許庁

For performing a product sum arithmetic operation for adding third data to the product of first data and second data, the first data and the second data are multiplied by a floating point multiplier 114, and a binary digit string for expressing a mantissa part in a multiplication result is divided into a string for expressing a superordinate digit in the mantissa part and a string for expressing a subordinate digit in the mantissa part.例文帳に追加

第一のデータと第二のデータとの積へ第三のデータを加算する積和演算を実行するために、浮動小数点乗算器１１４に第一のデータと第二のデータとの乗算を行なわせ、その乗算結果における仮数部を表現するビット列を該仮数部における上位の桁を表現するものと該仮数部における下位の桁を表現するものとに分割する。 - 特許庁

Even if each output codeword of 6-bit unit, obtained by encoding an input data word of 4-bit unit respectively, is sequentially direct coupled as the output codeword column of a binary digit, it is the output codeword satisfying a RLL(1,7)(runlength limited) rule and includes a region for recording and playing the output codeword string.例文帳に追加

４ビット単位の入力データ語をそれぞれ符号化して得た６ビット単位の各出力符号語は２進数の出力符号語列として順次直接結合しても（１，７）ＲＬＬ（ラン・レングス・リミテッド）規則を満足する出力符号語であり、前記出力符号語列を記録再生する領域を有する。 - 特許庁