| 例文 |
"three dimensional array"を含む例文一覧と使い方
該当件数 : 14件
THREE DIMENSIONAL ARRAY STRUCTURE OF SURROUND SOUND SPEAKER例文帳に追加
サラウンドサウンド・スピーカの三次元アレー構造 - 特許庁
OPENABLE UMBRELLA EXTENSION MECHANISM OF THREE- DIMENSIONAL ARRAY TYPE UNDERWATER PROSPECTING BUOY例文帳に追加
立体アレイ型海中探査ブイの開傘展張機構 - 特許庁
THREE-DIMENSIONAL ARRAY MEMORY ARCHITECTURE HAVING DIODE IN MEMORY STRING例文帳に追加
メモリストリングにダイオードを有する3次元アレイのメモリアーキテクチャ - 特許庁
MEMORY DEVICE COMPRISING THREE-DIMENSIONAL ARRAY STRUCTURE AND ITS REPAIR METHOD例文帳に追加
3次元アレイ構造を備えるメモリ装置及びそのリペア方法 - 特許庁
THREE-DIMENSIONAL ARRAY ANTENNA ON SUBSTRATE PROVIDED WITH BACK-LOBE SUPPRESSION STRENGTHENED FOR MILLIMETER WAVE CAR APPLICATION例文帳に追加
ミリ波自動車用アプリケーションのために強化されたバックローブ抑制を備える基板上の三次元アレイアンテナ - 特許庁
To provide a three-dimensional array antenna on a substrate provided with back-lobe suppression strengthened for a millimeter wave car application.例文帳に追加
ミリ波自動車用アプリケーションのために強化されたバックローブ抑制を備える基板上の三次元アンテナを提供する。 - 特許庁
It employs a manufacturing process of a plurality of processes that automate the surface mounting of a semiconductor chip and achieve the three-dimensional array of a chip.例文帳に追加
半導体チップの表面実装を自動化し、チップの3次元アレイを達成する複数工程の製作プロセスを用いる。 - 特許庁
A technology which minimizes difference of capacitance between global bit lines by connecting the global bit lines to the memory cells having a variety levels in the three-dimensional array is also disclosed.例文帳に追加
また、グローバルビット線を3次元アレイ内の様々なレベルのメモリセルに接続してグローバルビット線間の静電容量差を最小化させる技術を開示する。 - 特許庁
A position and a severity of the subsurface damage are obtained by analyzing a data giving the reflection intensity for a point of a three-dimensional array within the optical element.例文帳に追加
光学素子内の3次元アレイの点に対する反射強度を示すデータを分析することにより、表面下の損傷の位置と重大度が求められ得る。 - 特許庁
To provide a laminated three-dimensional array holding down a subsidiary level in a horizontal plane circumferential direction and capable of providing a wide angle of visibility at a subsidiary level also low in a vertical direction.例文帳に追加
水平面全周方向で副極レベルを低く抑え、かつ鉛直方向でも低い副極レベル値で広い視野角を得ることができる積層型立体アレイを提供する。 - 特許庁
To provide a technology capable of executing optimization by blocking even to a multiple loop not smaller than a triple loop, and the multiple loop including an array of a three-dimensional array or more.例文帳に追加
3重以上の多重ループに対しても,また3次元以上の配列を含む多重ループに対しても,ブロッキングによる最適化の実行が可能となる技術を提供する。 - 特許庁
To provide an effective and cost-effective manufacturing process and a device making use of the result of a new development to make it possible to position a chip by a three-dimensional array on a printed circuit substrate.例文帳に追加
チップをプリント回路基板上に3次元アレイで配置することを可能にする新しい開発の結果を利用する、効率的および費用効果的な製造プロセスおよび装置を提供すること。 - 特許庁
The immobilized cells or biocatalysts are ordered into a three-dimensional array of particles, the density of which is determined by the particle size, shape, intrinsic density and by the selection of combinations of parameters such as liquid flow rate and angular velocity of rotation.例文帳に追加
固定化細胞または生体触媒は、粒子の三次元配列に配置され、その密度は粒子サイズ、形状、内部密度により、および液流速度および回転の角速度などのパラメーターの組み合わせの選択により決定される。 - 特許庁
It includes a process of imparting solder to a plurality of chip carriers simultaneously, a process of positioning a chip carrier having a chip on a printed circuit substrate and a process of connecting all the elements eternally after making a chip and a carrier constituted as a three-dimensional array pass a single reflow oven and completing a single reflow process.例文帳に追加
複数のチップキャリア上へのはんだを付与を同時に達成する工程と、チップを有するチップキャリアをプリント回路基板上に配置する工程と、3次元アレイに構成されたチップおよびキャリアを単一のリフローオーブンを通し、単一のリフロープロセスを完了して素子のすべてを永久的に接続する工程とを包含する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|