「トラックホールド」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

それぞれ、Ｎ相クロック信号ＣＬＫの各クロック信号を、受信データ信号ＤＩＮの立ち上がりに同期してトラックホールドするＮ個のトラックホールド回路を備える。例文帳に追加

The phase comparison circuit has N track-and-hold circuits for tracking and holding N-phase clock signals CLK in synchronization with a rising edge of input data signal DIN. - 特許庁

トラックホールド中にレンズのオフセットを監視して、トラックホールド位置を過ぎた場合には、オフセットが最小になるタイミングでキック処理を行うことにより、トラッキング時のオフセットを最小にして、トラッキングに移行した時にレンズの偏りが無く、安定したトラックホールド処理を実行する。例文帳に追加

Lens offsetting is monitored during the track hold and, if it passes a track hold position, a kick processing is carried out with a timing that minimizes the offsetting, thereby minimizing the offsetting when tracking and eliminating the localization of the lens when transferring to tracking; thus, a stable track hold processing is performed. - 特許庁

縦積みトランジスタの数を減らして、低電源電圧動作に適したトラックホールド回路を提供する。例文帳に追加

To provide a track hold circuit suitable for a low power voltage operation by reducing the number of vertically arranged transistors. - 特許庁

これらのＮ個のトラックホールド回路の出力から、受信データ信号ＤＩＮの立ち上がりエッジが、クロック信号ＣＬＫの立ち上がりエッジに位置しているクロック信号をトラックホールドしているもののみをセレクタで選択して、位相差信号として出力する。例文帳に追加

Out of the N-phase clock signals output from the track-and-hold circuits, only the one whose rising edge is most synchronized with a rising edge of the input data signal DIN is selected and output as a phase difference signal. - 特許庁

トラックホールド回路１２は、第１コンパレータＣＭＰ１〜第７コンパレータＣＭＰ７のオフセットを補正する補正モードでは、トラックホールドスイッチＳＷ−ＴＨをオフすることにより、アナログ電圧Ｖｉｎが第１コンパレータＣＭＰ１〜第７コンパレータＣＭＰ７に入力されることを遮断する。例文帳に追加

The track hold circuit 12 blocks that analog voltage Vin is input in the first comparator CMP1 to the seventh comparator CMP 7 by turning a track hold switch SW-TH off in a correction mode for correcting offset of the first comparator CMP1 to the seventh comparator CMP7. - 特許庁

偏芯が大きい光ディスクの場合にも、トラッキングの際の暴走を防止して、トラッキングを安定して行うことができる光ディスク装置およびそのトラックホールド制御方法を提供する。例文帳に追加

To provide an optical disk device capable of preventing runaway in tracking, even in the case of an optical disk with large eccentricity, and stably performing tracking, and to provide its track hold control method. - 特許庁

ＡＤ変換器１００は、トラックホールド回路１２と、定電圧源１４と、しきい値電圧選択回路１６と、第１コンパレータＣＭＰ１〜第７コンパレータＣＭＰ７と、エンコーダ２２と、基準電圧出力回路２４とを備える。例文帳に追加

This AD converter 100 has: a track hold circuit 12; a constant voltage source 14; a threshold voltage selection circuit 16; a first comparator CMP1 to a seventh comparator CMP7; an encoder 22 and a reference voltage output circuit 24. - 特許庁

高周波の入力信号をＡＤ変換するに際し、入力信号電圧を所定のタイミングでホールドするトラックホールド回路の高速化と高精度化を実現する。例文帳に追加

To realize a high speed and high accuracy of the track hold circuit that holds an input signal voltage in a prescribed timing in the case of applying A/D conversion to a high frequency input signal. - 特許庁

これにより、サンプリングスイッチＳＷ１及びＳＷ２の寄生容量を介して漏れる信号が打ち消され、出力信号Ｖｏｕｔ及び＊Ｖｏｕｔの変動が防止され、トラックホールド回路の精度の向上が図れる。例文帳に追加

Output signals of buffer circuits 9 and 12 are leaked to buffer circuits 10 and 13 via parasitic capacities of switches SW1 and W2. - 特許庁

各トラック／ホールド回路（Ｔ／Ｈ回路）８０に蓄積されている電荷情報を示す複数のアナログ電荷情報信号Ｓｃ１を、アナログマルチプレクサ（アナログＭＵＸ）８２において、チャンネルの昇順及び降順で交互に切り換えて通過させる。例文帳に追加

The analog multiplexer (analog MUX) 82 passes a plurality of analog charge information signals Sc1 indicating the charge information stored in each tracking/holding circuit (T/H circuit) 80 alternately in ascending and descending orders of channels. - 特許庁

また、トラックホールド回路１５を電荷増幅器１４とデルタシグマ型ＡＤ変換器１６の間に挿入することにより、電荷増幅器１４の電荷転送モードにおける出力電圧AMP_OUTだけを周期的に取り込んで保持するようにしている。例文帳に追加

Further, a track holding circuit 15 is interposed between the charge amplifier 14 and delta sigma AD converter 16 so as to periodically take in and hold only an output voltage AMP_OUT in a charge transfer mode of the charge amplifier 14. - 特許庁

このＡ／Ｄ変換器は、トラックホールド回路１１と、参照電圧生成回路１２と、スイッチドキャパシタ回路１３と、このスイッチドキャパシタ回路１３によりホールドされた電圧を増幅するプリアンプ１４と、このプリアンプ１４の出力に対応したロジックレベルを発生するコンパレータ１５と、このロジックレベルをバイナリコード（ｎビットデジタル出力）に変換するエンコーダ１６とを具備している。例文帳に追加

The A/D converter includes a track hold circuit 11, a reference voltage generation circuit 12, a switched capacitor circuit 12, a preamplifier 14 for amplifying voltage held by the switched capacitor circuit 13, a comparator 15 for generating a logic level corresponding to the output of the preamplifier 14, and an encoder 16 for converting the logic level into a binary code (n-bit digital output). - 特許庁