「容量素子」に関連した英語例文の一覧と使い方(2ページ目)

半導体装置は、複数の単位容量素子Ｃｕで構成される容量素子群Ｃ４〜Ｃ６を有する半導体装置において、容量素子群の上部電極７の全体の外周に、容量素子群の各単位容量素子の下部電極の取り出し電極８を配設しており、容量素子群には所定の容量素子が接続可能であり、所定の容量素子は、少なくとも容量素子群の寄生容量の影響を除去すべく、容量値が設定されてなる。例文帳に追加

The capacitive element group can be connected with specified capacitive elements having a capacitance set to eliminate the effect of at least parasitic capacitance of the capacitive element group. - 特許庁

インダクタンス素子、トランス及び容量素子例文帳に追加

INDUCTANCE ELEMENT, TRANSFORMER AND CAPACITANCE ELEMENT - 特許庁

可変容量素子、整合回路素子、および携帯端末装置例文帳に追加

VARIABLE CAPACITANCE ELEMENT, MATCHING CIRCUIT ELEMENT, AND MOBILE TERMINAL APPARATUS - 特許庁

圧電振動素子、容量素子、及び記憶装置例文帳に追加

PIEZOELECTRIC OSCILLATORY ELEMENT, CAPACITIVE ELEMENT, AND MEMORY - 特許庁

静電容量式容量検出素子１１０の上下左右に、ＭＥＭＳ式容量検出素子１２０が配置され、ＭＥＭＳ式容量検出素子１２０の上下左右に、静電容量式容量検出素子１１０が配置される。例文帳に追加

The MEMS type capacitance detecting elements 120 are arranged on vertical and lateral sides of the electrostatic capacity type capacitance detecting elements 110, and the electrostatic capacity type capacitance detecting elements 110 are arranged on vertical and lateral sides of the MEMS type capacitance detecting elements 120. - 特許庁

第１の容量素子１、第２の容量素子２、ダミーの容量素子４と最外周のダミーの容量素子５のそれぞれの容量素子間の間隔（ｄ）３は、いずれも等間隔とする。例文帳に追加

The interval (d)3 between respective capacitive elements of the first capacitative element 1, the second capacitative element 2, the dummy capacitive element 4, and the dummy capacitive element 5 of the outermost periphery is all made into an equal interval. - 特許庁

第１容量素子２００及び第２容量素子３００は、それぞれ一つの容量素子であり、複数の容量素子を配線によって並列に接続した容量素子ではない。例文帳に追加

Each of the first and second capacitive elements 200, 300 is one capacitive element, and not a capacitive element where a plurality of capacitive elements are connected in parallel by wiring. - 特許庁

振動素子（２１）と、直列接続された第１基本容量素子（２５）と第２基本容量素子（２６）を備え基本容量素子群（２２）と、直列接続された第１追加容量素子（２７）と第２追加容量素子（２８）を備えた追加容量素子群（２３）を並列結合する。例文帳に追加

A vibration element 21, a basic capacitive element group 22 provided with serially connected first basic capasitive element 25 and second basic capacitive element 26 and an additional capacitive element group 23 provided with serially connected first additional capacitive element 27 and second additional capacitive element 28 are connected in parallel. - 特許庁

本実施の形態における技術的思想は、アイソレーション容量素子を、並列接続された対称性の高い２つの容量素子ＣｉｓｏＡと容量素子ＣｉｓｏＢに分割することにより、容量素子ＣｉｓｏＡおよび容量素子ＣｉｓｏＢを配線基板の層間容量素子として形成する場合であっても、それぞれの容量素子ＣｉｓｏＡと容量素子ＣｉｓｏＢに起因する寄生容量をほぼ等しくできる。例文帳に追加