「直‐並列変換器」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

切換制御回路１０は、直並列変換器１１と、書換え可能な記憶装置１２と、デコーダ１３とを備える。例文帳に追加

The switching control circuit 10 includes a serial-to-parallel converter 11, a rewritable storage device 12, and a decoder 13. - 特許庁

これらのモジュールは, 複合的または成分としてのディジタル・ビデオ入力を, シリアル出力(並直列変換器)にも, パラレル出力(直並列変換器)にも変換する.例文帳に追加

These modules convert composite or component digital video input into either serial (Serializer) or parallel (Deserializer) output.  - コンピューター用語辞典

複数のギガビットイーサネット信号を多重化する場合に、下位１０ビットに含まれるＫ２８．５符号によって直並列変換器のワードアライメント機構が誤作動してしまうのを回避する。例文帳に追加

To provide a multiplexer that avoids a word alignment device of a serial parallel converter from being malfunctioned by a K28.5 code included in the lower-order 10-bits when multiplexing a plurality of gigabit Ethernet signals. - 特許庁

直並列変換器４は、受信機１とアンテナ１１との接続を所定の周期で切り替えて受信機１で受信した信号を、複数のアンテナ１１のそれぞれで受信した信号に分配する。例文帳に追加

A serial/parallel converter 4 distributes a signal received by the receiver 1 to a signal received by each of the plurality of antennas 11 by switching the connection between the receiver 1 and the antennas 11 at the prescribed cycle. - 特許庁

光信号が瞬断してから直並列変換器の出力が正常に戻るまでの間、受信装置の出力画像を乱さない光ファイバ伝送の瞬断検出装置を提供する。例文帳に追加

To provide the detector for momentary interruption in optical fiber transmission by which an output image of a receiver is not disturbed from the occurrence of momentary interruption of an optical signal till an output of a serial parallel converter is restored to a normal output. - 特許庁

この信号ｘ_LPD’（ｎ）は、ミキサー４とリサンプラー５を経て直並列変換器６でパラレル信号に変換後、ＦＦＴ演算器７でＭ点の周波数成分Ｘ_H（ｋ）に変換される。例文帳に追加

This signal xLPD'(n) is passed through a mixer 4 and a resampler 5, converted to a parallel signal by a serial/ parallel converter 6 and afterwards converted to a frequency component XH(k) at a point M by an FFT computing element 7. - 特許庁

最上位のギガビットイーサネット信号のＫ２８．５信号のみを温存し、それ以外のギガビットイーサネット信号のＫ２８．５信号をコードスワッパー１７により別の符号に変換してから直並列変換器１８に供給し、多重化信号として出力する。例文帳に追加

A code swapper 17 preserves only the K28.5 signal of the uppermost gigabit Ethernet signal, converts the K28.5 signals of the other gigabit Ethernet signals into other code and gives the result to a serial parallel converter 18, which outputs the code as a multiplex signal. - 特許庁

ハイブリッド回路１０００は、直並列変換器１１０、単位差動符号化回路１２０−１、…、１２０−Ｎ、並列型信号変換回路２００、離散フーリエ逆変換回路（ＩＤＦＴ）３００、並びに並直列変換器３０１及び３０２を有する。例文帳に追加

This hybrid circuit 1000 has a serial parallel converter 110, a parallel type signal conversion circuit 200, an inverse discrete Fourier transform circuit (IDFT) 300 and parallel serial converters 301, 302. - 特許庁

無線基地局１において、光モジュール１３のＯ／Ｅ部１３ｂは光ファイバ１００ｂからの光信号を逆光電変換させ、直並列／並直列変換器１２の直並列変換器１２ｂはＯ／Ｅ部１３ｂで電気変換された信号をパラレル化させる。例文帳に追加

In a radio base station 1, an O/E 13b in an optical module 13 inversely and photoelectrically converts a light signal from an optical fiber 100b, and serial-parallel converter 12b of a serial-parallel/parallel-serial converter 12 parallels a signal electrically converted by the O/E 13b. - 特許庁

パケットを直並列変換器に格納してバッファメモリの各ＳＤＲＡＭに並列に同時に書き込む動作と，ＳＤＲＡＭからの読み出し信号を並直列変換器に格納する動作と，リフレッシュ動作の３つの動作をリフレッシュ周期内で行うよう構成する。例文帳に追加

Three operations, i.e. an operation for storing packets in the serial/parallel converter and writing them simultaneously in parallel into respective SDRAMs, an operation for storing signals read out from the SDRAMs in the parallel/serial converter, and a refresh operation, are performed within the refresh period. - 特許庁

受信器部は、ワードアライメント段またはバイトアライメント段（３２１）と、デスキュー段（３２２）と、レート補償段またはレート整合段（３２３）と、埋め込みプロトコルデコーダ段（３２４）と、バイト直並列変換器段（３２５）と、バイト並び替え段（３２６）と、位相補償段（３２７）とを少なくとも含む。例文帳に追加

The receiver part is provided with a word alignment step or a byte alignment step (321), a deskew step (322), a rate compensation step or a rate matching step (323), an embedded protocol decoder step (324), a byte serial-parallel converter step (325), a byte rearrangement step (326), and a phase compensation step (327) at least. - 特許庁

パケット処理部は，並列にアクセス可能な複数（ｎ）個のＳＤＲＡＭで構成するバッファメモリを備え，入力パケットが直列に入力して並列に出力する直並列変換器と，バッファメモリから読み出された複数個の並列信号を格納して直列に出力パケットを発生する並直列変換器とを設ける。例文帳に追加

A packet processing section comprises a buffer memory consisting of a plurality (n) of SDRAMs accessible in parallel, a serial/parallel converter receiving input packets in series and delivering them in parallel, and a parallel/serial converter for storing a plurality of parallel signals read out from the buffer memory and generating an output packet. - 特許庁