| 例文 |
8-bit microcomputerの部分一致の例文一覧と使い方
該当件数 : 8件
8-bit or 12-bit is set by rewriting the content of a bit width variable register 1020 in the CDS/AD 102 using a microcomputer 110.例文帳に追加
８ビット、１２ビットの設定はマイコン１１０がＣＤＳ／ＡＤ部１０２内にあるビット幅可変レジスタ１０２０の内容を書き換えることで行なう。 - 特許庁
To shorten processing time required for reading data at the time of handling the immediate data of 16 bits in an 8-bit microcomputer.例文帳に追加
８ビットマイコンにおいて、１６ビットの即値データを取り扱う際のデータの読み出しに要する処理時間を短縮する。 - 特許庁
A CPU 19 of the microcomputer 20 adds, eight times, 8-bit digital data from the A/D converter 2 for deduction as 11-bit digital data at the sampling period Ts.例文帳に追加
マイクロコンピュータ２０のＣＰＵ１９は、Ａ／Ｄ変換器２からの８ビットのデジタルデータを、８回加算し、サンプリング周期Ｔｓにおける１１ビットのデジタルデータとして導出する。 - 特許庁
The integrated circuit 2 outputs an output of one bit of the AND circuit 8 to an external circuit of a microcomputer or the like, and the microcomputer or the like can determine whether each DFF 6 functions normally or not based on the value of one bit.例文帳に追加
集積回路２は、ＡＮＤ回路８の１ビットの出力をマイコン等の外部回路へ出力し、マイコン等は当該１ビットの値に基づいて、各ＤＦＦ６が正常に機能しているかを判定することができる。 - 特許庁
A microcomputer 61 outputs a sinusoidal reference forming voltage Vsin1 for a coarse adjustment and a sinusoidal reference forming voltage Vsin2 for a fine adjustment respectively from two 8-bit D/A converters built in it.例文帳に追加
マイコン６１は、内蔵された２つの８ｂｉｔＤ／Ａコンバータから、それぞれ粗調整用の正弦波基準形成電圧Ｖsin1および微調整用の正弦波基準形成電圧Ｖsin2を出力する。 - 特許庁
In the debug function-incorporated microcomputer, a DBG (debug unit) 3, when tracing the instruction bus 12 via an output bit width of 8 bits smaller than 32 bits of the bit width of the instruction bus 12, traces every 4 higher bits of two instructions parallel output to the instruction bus 12.例文帳に追加
デバック機能内蔵型マイクロコンピュータにおいて、ＤＢＧ（デバックユニット）３は、命令バス１２のビット幅の３２ビットよりも少ない８ビットの出力ビット幅で命令バス１２をトレースする時、命令バス１２に並列出力される２つの命令を上位から４ビットづつトレースする。 - 特許庁
A register on the side of the microcomputer being the host can be reduced by connecting an address decoding circuit 7 for designating which part of the register 4 of 144 bit for temporarily storing CD text data of 1 pack consisting of 144 bit to access and a CD text interface circuit 6 consisting of a selector circuit 8 for selecting data designated by the address decoding circuit.例文帳に追加
１４４ビット１パックのＣＤテキストデータを一時的に格納する１４４ビットのレジスタ４のどこにアクセスするかを指定するアドレスデコード回路７と、前記アドレスデコード回路で指定されたデータを選択するセレクタ回路８からなるＣＤテキストインターフェース回路６を接続することによって、ホストであるマイコン側のレジスタを削減できる。 - 特許庁
An 8 bit timer 11, a timer interrupting means 14 to impose an interruption to a program executed by a microcomputer for every time when the timer 11 counts 256 clock pulses, and a memorizing means 15 to memorize the number of interruptions by the interrupting means 14 in a RAM as data having 2 bites at its maximum are provided.例文帳に追加
８ビットのタイマ１１と、タイマ１１が２５６個のクロックパルスを計数する毎にマイクロコンピュータが実行するプログラムに割り込みをかけるタイマ割り込み手段１４と、割り込み手段１４による割り込みの回数を最大２バイトのデータとしてＲＡＭに記憶する割り込み回数記憶手段１５とを設ける。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
