| 意味 | 例文 (11件) |
MOS field effect transistorsの部分一致の例文一覧と使い方
該当件数 : 11件
ANALOG SWITCH INCLUDING TWO COMPLEMENTARY MOS ELECTRIC FIELD EFFECT TRANSISTORS例文帳に追加
二つの相補形ＭＯＳ電界効果トランジスタを含むアナログスイッチ - 特許庁
When the first MOS field effect transistors Q1S and the second MOS field effect transistors Q2S are turned on, electric charges accumulated in a drain region of a non-volatile memory cell MC are extracted through the first MOS field effect transistors Q1S and the main bit lines BLM.例文帳に追加
第１のＭＯＳ電界効果トランジスタＱ__１Ｓおよび第２のＭＯＳ電界効果トランジスタＱ_２Ｓをオンすると、不揮発性メモリセルＭＣのドレイン領域に蓄積された電荷が、第１のＭＯＳ電界効果トランジスタＱ_１Ｓおよびメインビット線ＢＬＭを介して引き抜かれる。 - 特許庁
The drain electrode and gate electrode of the fourth MOS field-effect transistor are mutually connected via other MOS field-effect transistors, provided with a gate electrode operated by the operating voltage of a circuit.例文帳に追加
第四のＭＯＳ電界効果トランジスタのドレイン電極およびゲート電極は、回路の動作電圧により動作するゲート電極を備える他のＭＯＳ電界効果トランジスタを介して互いに接続される。 - 特許庁
The transmission and reception n-channel MOS field-effect transistors are formed in a silicon-on-insulator (SOI) structure.例文帳に追加
送信と受信とのｎチャネル型ＭＯＳ電界効果トランジスタは、シリコンオンインシュレータ(ＳＯＩ)構造で形成される。 - 特許庁
The MOS arrays 4 have the thin-film heaters and field effect transistors which are arranged in a plurality in a matrix.例文帳に追加
ＭＯＳアレイ４は薄膜ヒータおよび電界効果トランジスタを有しており、行列状に複数配置されている。 - 特許庁
To reduce the mismatch of the threshold voltage Vt of a plurality of MOS type field effect transistors (MOSFET) formed in a semiconductor board and contrive the area reduction.例文帳に追加
半導体基体中に形成する複数のＭＯＳ型電解効果トランジスタ（ＭＯＳＦＥＴ）のしきい値電圧Ｖｔｈのミスマッチ（不整合）を低減し、且つその面積縮小化を図る。 - 特許庁
To provide a method of manufacturing a semiconductor device including a MOS field effect transistors or the like which can be manufactured by eliminating an inversion layer formed with ion implantation, thereby preventing diffusion at an increased rate.例文帳に追加
イオン注入により生成させる反転層を消滅させ、これにより増速拡散を防止して製造することができるＭＯＳ型電界効果トランジスタなどを有する半導体装置の製造方法を提供する。 - 特許庁
An inverter main circuit 73 of a half-bridge type inverter circuit 72 has MOS-type N-channel and P-channel electric field effect transistors Q1 and Q2 which are complementary to each other.例文帳に追加
ハーフブリッジ形のインバータ回路72のインバータ主回路73は、相補形となるＭＯＳ形のＮチャネルおよびＰチャネルの電界効果トランジスタQ1，Q2を有している。 - 特許庁
A charge and discharge control circuit has: a switching circuit that controls a gate of a bidirectional conduction type field effect transistor by an output of a control circuit that controls charge and discharge of a secondary battery; and two MOS transistors that prevent a charging current and a discharging current from counterflowing.例文帳に追加
二次電池の充放電を制御する制御回路の出力によって双方向導通型電界効果トランジスタのゲートを制御するスイッチ回路と、充電電流と放電電流の逆流を防止する２つのＭＯＳトランジスタを備える。 - 特許庁
To provide a manufacturing method of a semiconductor device including MOS field effect transistors or the like capable of performing manufacturing by avoiding an inverting layer from being produced beneath a dummy gate even in the case of ion implantation of a conductive impurity with positive electric charges to thereby prevent accelerated diffusion.例文帳に追加
プラスの電荷を有する導電性不純物をイオン注入してもダミーゲート直下に反転層を生成させず、これにより増速拡散を防止して製造できるＭＯＳ型電界効果トランジスタなどを有する半導体装置の製造方法を提供する。 - 特許庁
| 意味 | 例文 (11件) |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！|
ログイン |
Weblio会員(無料)になると
|
