「P-Type」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Then, a resist layer is applied on the p-type substrate 1, and n-type impurity ions are implanted into the p-type substrate 1 from above the resist layer.例文帳に追加

次に、ｐ型基板１上に、レジストを形成し、レジスト上方からｎ型不純物イオンを注入する。 - 特許庁

To provide layer structures used in n-channel and p-type channel transistors.例文帳に追加

nチャネルおよびp型チャネルトランジスタに用いられる層構造を提供する。 - 特許庁

An p-side electrode 22 is connected to the p-type doping region 20.例文帳に追加

ｐ型ドーピング領域２０にｐ側電極２２が接続されている。 - 特許庁

The p+ layer 3 extends in a lateral direction from a p-type electrode end, and the width Lp of the p+ layer is larger than the width of the p-type electrode.例文帳に追加

ｐ＋層３はｐ型電極端部から横方向に延在し、ｐ＋層の幅Ｌｐが前記ｐ型電極の幅よりも大きい。 - 特許庁

A p-side electrode is electrically connected to the p-type contact layer 14.例文帳に追加

ｐ型コンタクト層１４にはｐ側電極が電気的に接続される。 - 特許庁

A P-type layer 20, having lower resistance than the P wells 11 and 12, is formed in a surface 50 while the P-type layer 20 is being laid across the P wells 11 and 12, and both the P wells 11 and 12 are electrically connected via the P-type layer 20.例文帳に追加

表面５０内にＰウエル１１，１２に跨って、Ｐウエル１１，１２よりも低抵抗のＰ型層２０が形成されており、両Ｐウエル１１，１２はＰ型層２０を介して電気的に接続される。 - 特許庁

Type p to display your disk's current partition configuration: 例文帳に追加

現在のディスクのパーティション情報を表示するにはpを入力します。 - Gentoo Linux

Now, when you type p, you should see the following partition printout: 例文帳に追加

さて、pと入力すれば以下のパーティションテーブル表示が見られるはずです。 - Gentoo Linux

The p-type semiconductor layer includes a p-side contact layer contacting the electrode.例文帳に追加

ｐ形半導体層は、電極に接するｐ側コンタクト層を含む。 - 特許庁

On the light emitting section, a p-type intermediate layer 15 composed of an AlGaInP-based semiconductor and a p-type current diffusing layer 16 are successively grown.例文帳に追加

上記発光部よりも上にＡlＧaＩnＰ系半導体からなるp型中間層１５、p型電流拡散層１６を順次成長させる。 - 特許庁

Therefore, the resistivity of the p-type layer is reduced to 40-90%, as compared with the case where the p-type layer does not substantially contain Si.例文帳に追加

これによりp型層の抵抗率は、Siが実質的に含有されていない場合に比べて40〜90％に低減する。 - 特許庁

By this setup, the resistivity of the p-type layer containing Si can be reduced to 40 to 90% of that of a Si-free p-type layer.例文帳に追加

これによりp型層の抵抗率は、Siが実質的に含有されていない場合に比べて40〜90％に低減する。 - 特許庁

The ridge includes part of a p-type guide layer 26, a p-type clad layer 27, a p-type contact layer 28, part of the insulating film 4 and part of the p-side electrode 5.例文帳に追加

リッジ部９は、ｐ型ガイド層２６の一部と、ｐ型クラッド層２７と、ｐ型コンタクト層２８と、絶縁膜４の一部と、ｐ側電極５の一部とを含む。 - 特許庁

The nMOS protection circuit 1g comprises a transistor formation portion 10 and a p^+-type well tap region 30 that are formed in a p-type (second-conductivity-type) well 4 so as to be apart from each other.例文帳に追加

nMOS保護回路１ｇはp型（第２導電型）ウェル４内に互いに離間して形成されているトランジスタ形成部１０とp^+型ウェルタップ領域３０を備えている。 - 特許庁

The element 24 is a p-n diode, constituted of a p-type well and an n+-type diffused region 26 provided in the p-type well and allows negative charges to escape to a p-side substrate.例文帳に追加

第１の保護素子は、ｐウエルと、ｐウエル内に設けられたｎ^+ 拡散領域２６とから構成されたｐｎダイオードであって、負の電荷をｐ側基板に逃がす。 - 特許庁

A semiconductor device has a p-type semiconductor region 24 of gallium nitride containing Mg (p-type impurity), an n-type semiconductor region 20 of gallium nitride on the under side of the region 24, and an impurity diffusion suppression region 22 provided between the p-type semiconductor region 24 and the n-type semiconductor region 20.例文帳に追加

Mg（p型不純物）を含む窒化ガリウムのp型半導体領域２４と、窒化ガリウムのn型半導体下領域２０と、p型半導体領域２４とn型半導体下領域２０との間に設けられている不純物拡散抑制領域２２を備えている。 - 特許庁

The n-type layer 13 is formed on the p-type layers 2 and 12, and the conductive type of the layer is n type.例文帳に追加

ｎ型層１３は、ｐ型層２、１２上に形成され、導電型がｎ型である。 - 特許庁

The semiconductor device has, on a P type semiconductor substrate 1, a P+ type collector layer 8 electrically connected to a collector electrode 15 of an IGBT, a P+ type buried layer 4 connected with the P+ type collector layer 8, an N type buried layer 2 below the P+ type buried layer 4, and an N+ type buried layer 3 between the P+ type buried layer 4 and the N type buried layer 2.例文帳に追加

Ｐ型半導体基板１に、ＩＧＢＴのコレクタ電極１５と電気的に接続するＰ＋型コレクタ層８と、当該Ｐ＋型コレクタ層８と連続するＰ＋型埋め込み層４と、該Ｐ＋型埋め込み層４の下層のＮ型埋め込み層２と、該Ｐ＋型埋め込み層４と該Ｎ型埋め込み層２の間のＮ＋型埋め込み層３とを形成する。 - 特許庁

The p-type contact layer 102 is formed as a p-type layer by introducing carbon as an impurity.例文帳に追加

また、ｐ型コンタクト層１０２は、炭素を不純物として導入することでｐ型とされている。 - 特許庁

A P type diffusion layer 6 is formed to be coupled with the P type buried diffusion layer 5.例文帳に追加

Ｐ型の拡散層６が、Ｐ型の埋込拡散層５と連結するように形成されている。 - 特許庁

To provide a method for making a p-type semiconductor out of a group III nitride compound semiconductor and an element having the p-type region.例文帳に追加

III 族窒化物系化合物半導体のｐ型化とｐ型領域を有する素子の形成 - 特許庁

A P-type active guard region 16 is formed surrounding these P-type base regions 14.例文帳に追加

これらｐ型ベース領域１４を囲むようにｐ型アクティブガード領域１６が形成されている。 - 特許庁

A p-type diffusion layer 201 and a p-type semiconductor layer 202 are provided on a silicon substrate 200.例文帳に追加

シリコン基板２００上に、Ｐ型拡散層２０１とＰ型半導体層２０２を備える。 - 特許庁

An embedded n-type layer B-N is disposed as an intermediate layer on a p-type semiconductor substrate P-sub.例文帳に追加

Ｐ型の半導体基板Ｐ-subに中間層として埋め込みＮ型層Ｂ-Nが配設されている。 - 特許庁

An IGBT 10 comprises a P type collector region 11 containing P type impurity such as boron.例文帳に追加

ＩＧＢＴ１０は、ボロン等のＰ型不純物を含むＰ型コレクタ領域１１を備える。 - 特許庁

On the main surface of a p-type SiC semiconductor substrate 101, a p-type SiC semiconductor layer 102 is formed.例文帳に追加

ｐ型SiC半導体基板１０１の主面上にｐ型SiC半導体層１０２が形成される。 - 特許庁

P-TYPE SILICON WAFER AND METHOD FOR HEAT-TREATMENT THEREOF例文帳に追加

Ｐ型シリコンウェーハおよびその熱処理方法 - 特許庁

p-TYPE THERMOELECTRIC MATERIAL AND ITS MANUFACTURING METHOD例文帳に追加

ｐ型熱電材料及びその製造方法 - 特許庁

METHOD FOR FORMING HOLE OR GROOVE ON p-TYPE SILICON SUBSTRATE例文帳に追加

ｐ型シリコン基板への穴溝形成方法 - 特許庁

A p-type contact layer 7 of the film thickness of about 1,200Å made of an Mg doped p-type GaN is formed on the p-type cladding layer 6.例文帳に追加

ｐ型クラッド層６の上にはＭｇドープのｐ型ＧａＮから成る膜厚約１２００Åのｐ型コンタクト層７が形成されている。 - 特許庁

The MOS transistor 2 is a p-channel type MOS transistor.例文帳に追加

MOSトランジスタ２はｐチャネル型MOSトランジスタである。 - 特許庁

The p-type back gate region 1 comprises a p-type diffusion region 1a which is relatively shallow and a p-type diffusion region 1b which is relatively deep.例文帳に追加

ｐ型バックゲート領域１は、比較的浅いｐ型拡散領域１ａと比較的深いｐ型拡散領域１ｂとを有している。 - 特許庁

A p-type well 22 of a photoelectric conversion part and a p-type well 24 of a signal scanning circuit part in a photodiode are formed on a p-type substrate 20.例文帳に追加

ｐ型基板２０上にフォトダイオードの光電変換部のｐ型ウェル２２と、信号走査回路部のｐ型ウェル２４が形成される。 - 特許庁

P-TYPE THERMOELECTRIC MATERIAL AND PRODUCING METHOD THEREOF例文帳に追加

ｐ型熱電材料及びその製造方法 - 特許庁

The regions 21, 22 include a p-type impurity.例文帳に追加

領域２１，２２は、Ｐ型の不純物を含む。 - 特許庁

P-TYPE OXIDE, P-TYPE OXIDE MANUFACTURING COMPOSITION, P-TYPE OXIDE MANUFACTURING METHOD, SEMICONDUCTOR ELEMENT, DISPLAY ELEMENT, IMAGE DISPLAY DEVICE AND SYSTEM例文帳に追加

ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム - 特許庁

ULTRAVIOLET-EMITTING DEVICE USING P-TYPE SEMICONDUCTOR例文帳に追加

ｐ型半導体を用いた紫外発光素子 - 特許庁

A P+ type layer 3 is the P+ type diffusion layer formed by ion-implanting P-type impurities from a main surface of the semiconductor layer 3.例文帳に追加

Ｐ＋型層４は、半導体層３の主表面からＰ型の不純物をイオン注入することで形成したＰ＋型の拡散層である。 - 特許庁

METHOD FOR REDUCING CONCENTRATION OF P-TYPE SILICON WAFER CARRIER例文帳に追加

ｐ型シリコンウェーハのキャリア濃度低下方法 - 特許庁

The element is provided with a p-type semiconductor substrate 1, a p-type well layer 3 formed above the substrate, an n-type photoelectric conversion layer formed within a p-type well layer 3 as a light receiving portion 4, and a floating n-type accumulation layer 2 between the p-type semiconductor substrate and the p-type well layer 3.例文帳に追加

ｐ型半導体基板１とその上部に形成されたｐ型ウエル層３と、ｐ型ウエル層３内に受光部４として形成されたｎ型光電変換層を有し、ｐ型半導体基板１とｐ型ウエル層３との間にフローテイングＮ型蓄積層２を有している。 - 特許庁

P-type collector layers 7 extending from the surface of N-type layers 5b to the inside thereof are formed in each of the N-type layers 5b composed of the N-type epitaxial layer 5 surrounded by the P-type drain isolation layer 6 and a P-type element isolation layer 3.例文帳に追加

Ｐ型ドレイン分離層６とＰ型素子分離層３に囲まれたＮ型エピタキシャル層５からなるＮ型層５ｂにその表面から内部に延在するＰ型コレクタ層７を形成する。 - 特許庁

Impurity density setting regions in both of the N-type clad layer 4 and the P-type clad layer 2 are set to be the regions having a width of 3 μm or less from the interface between a P-type active layer 3 and the N-type clad layer 4/the P-type clad layer 2.例文帳に追加

また、不純物密度の設定領域を、Ｎ型クラッド層４、Ｐ型クラッド層２共にＰ型活性層３との界面から３μｍ以内の幅の領域とする。 - 特許庁

The P-type diffusion layer 13 contacts with the P-type semiconductor substrate 1 and the N-type diffusion layer 9, and is arranged away from the N-type well 3 and the P-type diffusion layer 11.例文帳に追加

Ｐ型拡散層１３は、Ｐ型半導体基板１及びＮ型拡散層９に接し、かつＮ型ウエル３及びＰ型拡散層１１とは間隔をもって配置されている。 - 特許庁

There are laminated on a p-type substrate 1 a p-type semiconductor layer 24, an n-type semiconductor layer 23, a p-type semiconductor layer 22, and an n-type semiconductor layer 21 to form a PNPN structure.例文帳に追加

ｐ型基板１上に、ｐ型半導体層２４，ｎ型半導体層２３，ｐ型半導体層２２，ｎ型半導体層２１が積層され、ＰＮＰＮ構造を形成している。 - 特許庁

Then, an N-type epitaxial growth layer 15 is formed on the surface of the P-type substrate, and a P-type diffusion layer 16 is diffused and formed on the P-type first embedded diffusion layer and the P-type second embedded diffusion layer.例文帳に追加

次に、Ｐ型基板の表面上にＮ型エピタキシャル成長層１５を形成し、Ｐ型第一埋込み拡散層とＰ型第二埋込み拡散層との上にＰ型拡散層１６を拡散形成する。 - 特許庁