1016万例文収録!

「SiN1」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定


セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

SiN1を含む例文一覧と使い方

該当件数 : 16



例文

A second processing unit 20 generates an intermediate signal b2 by subtracting the input signal SIN2 from the input signal SIN1.例文帳に追加

第2処理部20は、入力信号SIN1から入力信号SIN2を減算することで中間信号b2を生成する。 - 特許庁

A first switch group 14 is provided between the first/second current sources 10, 12, and includes first/second transistors M1, M2 complementarily turned on/off corresponding to a differential input signal Sin1.例文帳に追加

第1スイッチ群14は、第1電流源10および第2電流源12の間に設けられ、差動入力信号Sin1に応じて相補的にオンオフする第1トランジスタM1、第2トランジスタM2を含む。 - 特許庁

In so doing, at a signal input part 2, calibration signals Sin1 and Sin2 for measuring a circuit passage time τ of a signal and the phase delay time of the amplitude signal, with respect to the phase signal.例文帳に追加

その際、信号入力部2では、信号の回路通過時間τおよび位相信号に対する振幅信号の位相遅延時間を測定するための校正信号Sin1,Sin2を生成する。 - 特許庁

A first processing unit 10 generates an intermediate signal a2 by adding an input signal SIN1 from the sound collecting device 71 and an input signal SIN2 from the sound collecting device 72.例文帳に追加

第1処理部10は、収音機器71からの入力信号SIN1と収音機器72からの入力信号SIN2とを加算することで中間信号a2を生成する。 - 特許庁

例文

The level shifter 40 is connected between a power supply NVDD3 and a power supply NGND to output an output signal "L", according to an input signal Sin1 "L", and output an output signal "H" according to an input signal Sin2 "H".例文帳に追加

レベルシフタ40は、電源NVDD3と電源NGND間に接続され、入力信号Sin1“L”に応じて出力信号“L”を出力し、入力信号Sin2“H”に応じて出力信号“H”を出力する。 - 特許庁


例文

When the power supply voltage VDDA drops, both logics of complementary signals Sin1 and Sin2 are recognized to be on an L level in a level shifting part 3 and the level shifting part 3 starts an unfixed operation.例文帳に追加

電源電圧VDDA が低下すると、レベルシフト部3において相補信号Sin1 、Sin2 の論理がともにLレベルと認識され、レベルシフト部3は不定動作となる。 - 特許庁

In this drive device for a recording head, one of the wave-form signals FIRE1 to FIRE6 is selected based on a combination of print data SIN0, SIN1 and SIN2 by a multiplexer 66 and outputted to the recording head.例文帳に追加

印字データSIN0、SIN1、SIN2の組合せに基づいてマルチプレクサ66で波形信号FIRE1〜FIRE6のうち1つを選択しヘッドに出力する。 - 特許庁

The levels of rail-to-rail input signals, namely, input signals Sin1 and Sin2 in the range of 0V to Vcc are converted by signal converting circuits 10 and 20 and converted signals S01 and S02 in the range of ΔV to Vcc-ΔV are outputted.例文帳に追加

信号変換回路10,20により、レールツーレール化入力信号、即ち(0V〜V_CC)の範囲にある入力信号S_in1 ,S_in2 のレベルを変換し、(ΔV〜V_CC−ΔV)の範囲にある変換信号S_O1,S_O2を出力する。 - 特許庁

Next, a strobe signal STB_s is generated by a first AND circuit 74 and a second AND circuit 76 based on print data SIN0(1), SIN1(1) and SIN2(1) which are not allocated in the selection of the wave-form signal FIRE1 to FIRE6.例文帳に追加

波形信号FIRE1〜FIRE6の選択に割り当てられていない印字データSIN0(1)、SIN1(1)、SIN2(1)に基づいて、第1アンド回路74、第2アンド回路76にてストローブ信号STB_sを生成する。 - 特許庁

例文

The malfunction detection circuit 15a compares an input signal Sin1 to the flip-flop 14a with an output signal Sou1 from the flip-flop 14a, generates a malfunction signal Ser1 when the both differ from each other and delays the clock signal by one clock period.例文帳に追加

誤動作検出回路15aは、フリップフロップ14aへの入力信号Sin1とフリップフロップ14aからの出力信号Sou1とを比較し、両者が互いに異なるときは誤動作信号Ser1を生成し、クロック信号を1クロック周期遅らせる。 - 特許庁

例文

A main decoder section 6 of a flash memory is constituted of a power source output section outputting a power source SiP, a control signal output section outputting control signals SiD1, Sid2, SiS1, SiS2, and a power source output section outputting power sources SiN1, SiN2.例文帳に追加

フラッシュメモリのメインデコーダ部6は、電源SiPを出力する電源出力部、制御信号SiD1,SiD2,SiS1,SiS2を出力する制御信号出力部、および電源SiN1,SiN2を出力する電源出力部から構成されている。 - 特許庁

The demodulator 82 is input, from the modulator, with a plurality of kinds of demodulation delivery signals DATA having value switching timings different each other, when using the reference clock CLK as a reference, in response to the delivery signals SIN0, SIN1, SIN2 of the ink of three bits.例文帳に追加

復調回路82には、変調回路から、3ビットのインクの吐出信号SIN0、SIN1、SIN2の値に応じて、基準クロックCLKを基準としたときのその値が切り替わるタイミングが互いに異なる複数種類の変調吐出信号DATAが入力される。 - 特許庁

A time difference adder 100 generates a first output signal SOUT1 and a second output signal SOUT2 in response to a first input signal SIN1, a second input signal SIN2, a third input signal SIN3, and a fourth input signal SIN4.例文帳に追加

時間差加算器100は、第1入力信号SIN1、第2入力信号SIN2、第3入力信号SIN3、及び第4入力信号SIN4に応答して第1出力信号SOUT1及び第2出力信号SOUT2を生成する。 - 特許庁

A half SIN1 of a test data SIN is input into FFs 10, 11 from a data input and output node 15 in a test data input mode, and the other half of the half SIN2 of the test data SIN is input into FFs 13, 14 from a data input and output node 16.例文帳に追加

テストデータ入力モード時は、データ入出力ノード15からテストデータSINの半分SIN1をFF10、11に入力すると共に、データ入出力ノード16からテストデータSINの他の半分SIN2をFF13、14に入力する。 - 特許庁

The demodulator 82 outputs the delivery signals SIN0, SIN1, SIN2, in response to a switching frequency of a value of the demodulating multiplication clock DMCLK, during a period until a value of the demodulation delivery signal DATA input from the modulator into an input terminal 61b is switched after a value of the reference clock CLK is switched.例文帳に追加

そして、復調回路82は、基準クロックCLKの値が切り替わってから、変調装置から入力端子61bに入力された変調吐出信号DATAの値が切り替わるまでの間に復調用逓倍クロックDMCLKの値が切り替わった回数に応じて、吐出信号SIN0、SIN1、SIN2を出力する。 - 特許庁

例文

The switching controller 50A generates input command signals Vuin, ... by multiplying a differential amplification signal Vrlim outputted through the first limiter 100 and sine wave signals SIN1-SIN3 from a sine wave generator 40 and drives a motor 10 with switching control signals UU, VU, WU, ... based on comparison results of the input command signals Vuin, ... and a carrier Vtri.例文帳に追加

スイッチング制御器50Aは、第1制限器100を介して出力される差動増幅信号Vrlimと、正弦波発生器40からの正弦波信号SIN1〜SIN3とを乗算して入力指令信号Vuin,…を生成し、入力指令信号Vuin,…と搬送波Vtriの比較結果に基づきスイッチング制御信号UU,VU,WU,…によりモータ10を駆動させる。 - 特許庁

索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS