| 例文 |
analog sample levelの部分一致の例文一覧と使い方
該当件数 : 8件
A level shifter converts the held sample into a high-voltage digital signal, a D/A converter converts the high-voltage digital signal into an analog signal, and an analog buffer sends the analog signal to a high mounted display panel, which is driven.例文帳に追加
レベルシフタは保持されたサンプルを高電圧デジタル信号に変換し、Ｄ／Ａ変換器は高電圧デジタル信号をアナログ信号に変換し、アナログバッファはアナログ信号を高搭載表示パネルへ送って駆動する。 - 特許庁
A level shift circuit 143 for level-shifting a timing pulse is mounted on an analog driver 14, wherein the level shift circuit 143 is formed from single crystal silicon as well as circuit devices constituting an analog sample hold circuit 141 and an analog buffer circuit 142, thereby the electrostatic countermeasure for the circuit devices inside the panel is taken more securely while attaining size reduction of the set and cost reduction.例文帳に追加
タイミングパルスをレベルシフトするレベルシフト回路１４３をアナログドライバ１４上に搭載し、当該レベルシフト回路１４３をアナログサンプルホールド回路１４１およびアナログバッファ回路１４２を構成する回路素子と共に単結晶シリコンで作製することにより、セットの小型化、低コスト化を図りつつ、パネル内部の回路素子に対してより確実な静電対策を施すようにする。 - 特許庁
The analog signal level-converted by an input transformer group 1 is converted into a digital signal by a sample-and-hold circuit 3, a multiplexer 4, and an A/D converter 5 and stored into a memory 6 as voltage power data, after the high frequency element thereof is removed by an analog filter 2.例文帳に追加
入力トランス群１によりレベル変換されたアナログ信号はアナログフィルタ２にて高周波成分の除去が行われ、サンプルホールド回路３、マルチプレクサ４及びＡ／Ｄ変換器５にてデジタル信号に変換され、メモリ６に電圧、電力データとして格納される。 - 特許庁
A data processing device 20 generates the image of the sample 9 formed by determining the luminance of a pixel on the basis of the level of the integrated result by an analog integrator 16 in terms of an output from the photomultiplier 14, and displays it on a CRT monitor 21.例文帳に追加
データ処理装置２０は、フォトマルチプライヤ１４の出力についてのアナログ積算器１６による積算結果の大きさに基づいて画素の輝度が決定されてなる標本９の画像を生成してＣＲＴモニタ２１に表示させる。 - 特許庁
Especially, the sample hold circuit 22 includes a capacitor SC which is connected to a ground terminal AVSS2 prepared independently of the output buffer circuit 23 and is charged to the voltage level of the analog video signal on the basis of the potential of this ground terminal AVSS2.例文帳に追加
特に、サンプルホールド回路２２は出力バッファ回路２３から独立に設けられる接地端子ＡＶＳＳ２に接続されこの接地端子ＡＶＳＳ２の電位を基準にしてアナログ映像信号の電圧レベルに充電されるキャパシタＳＣを含む。 - 特許庁
A solid-state imaging apparatus includes: a pixel array section 1 including pixels PC disposed in matrix; a sample/hold signal converting circuit 11 for detecting a signal component of each of the pixels PC by CDS; and a timing control circuit 9 for sampling a reference level of the analog CDS after a reference level of the digital CDS is converted into a digital value.例文帳に追加
トリックス状に画素ＰＣが配置された画素アレイ部１と、各画素ＰＣの信号成分をＣＤＳにて検出するサンプルホールド信号変換回路１１と、デジタルＣＤＳの基準レベルがデジタル値に変換された後にアナログＣＤＳの基準レベルをサンプリングさせるタイミング制御回路９とを設ける。 - 特許庁
Communication equipment (modems 100, 180, etc.), connected to analog lines 110 and 170 is provided with sample timing control parts 1 and 1a for setting transmission sample timing in accordance with sampling timing at the A/D converter 123 of exchanges (digital exchange stations 120 and 160) provided on digital lines on the basis of the measurement of a receiving level on a receiving side.例文帳に追加
アナログ回線１１０，１７０に接続された通信装置（モデム１００，１８０等）に、送信サンプルタイミングを、受信側での受信レベルの測定に基づき、デジタル回線に設けられた交換機（デジタル交換局１２０，１６０）のＡ／Ｄコンバータ１２３でのサンプルタイミングに合わせて設定するサンプルタイミング制御部１，１ａを設けた構成とする。 - 特許庁
The gain of a VCA (Voltage Control Amplifier) 14 is so controlled by a differential amplifier 15 that the signal level from guide grooves held by an S/H (Sample Hold Circuit) 17 and data recordable region turns to a reference voltage of a reference voltage generating circuit 16 which is the central voltage of an ADC (Analog-to-Digital Converter) 18.例文帳に追加
Ｓ／Ｈ１７により保持されたガイド溝およびデータ記録可能領域からの反射光に基づく信号レベルが、ＡＤＣ１８の変換範囲の中心電圧である、基準電圧発生回路１６の基準電圧になるように、差動増幅器１５によりＶＣＡ１４のゲインが制御される。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
