「automatic design method」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

A method for automatic design of database comprises a step of preparing class charts necessary for a program development, a step of analyzing the prepared charts and a step of prepared table information necessary for the development and a step of storing the prepared table information to a database.例文帳に追加

プログラムの開発に必要なクラス図を作成するステップと、作成したクラス図を解析し、前記プログラムの開発に必要なデータベースのテーブル情報を生成するステップと、生成されたテーブル情報をデータベースに格納するステップとを備える。 - 特許庁

To provide an automatic wiring design method and a computer program thereof that uses an arithmetic processor for designing a wiring constituted of a plurality of wiring segments on a virtual plane corresponding to a substrate surface of a semiconductor package.例文帳に追加

半導体パッケージの基板面に相当する仮想平面上において、複数の配線セグメントから構成される配線に対する配線設計を、演算処理装置により実行する自動配線設計方法およびそのコンピュータプログラムを実現する。 - 特許庁

To achieve an automatic design method and a computer program thereof which allow an arithmetic processing unit to easily perform processing for designing the location of a via to be disposed on a substrate surface of a semiconductor package on a virtual plane corresponding to the substrate surface.例文帳に追加

半導体パッケージの基板面上においてビアを配置すべき位置を基板面上に相当する仮想平面上で設計する設計処理を、演算処理装置により容易に実行することができる自動設計方法およびそのコンピュータプログラムを実現する。 - 特許庁

In this phase mask manufacturing method for the automatic design of an integrated circuit in which the phase is made to correspond to each polygon at the time of designing, such correspondence is at least partially performed in the midst of the processing of a spacing graph.例文帳に追加

各ポリゴンに設計時に位相が対応付けられる、集積回路の自動設計における位相マスクの製作方法において、前記対応付けを少なくとも部分的に間隔グラフの処理中に行うことを特徴とする集積回路の自動設計における位相マスク製作方法。 - 特許庁

To provide a layout method for semiconductor integrated circuit in which integration of semiconductor chip can be enhanced while shortening the design period, by providing a processing step for performing automatic placement and routing of basic cells allowed to be placed in an automatic layout area including an area between megamacros by providing the basic cells additionally with information for allowing placement in an area prohibiting placement of basic cell except the megamacro.例文帳に追加

配置許容基本セルに対してはメガマクロを除いた基本セル配置禁止領域での配置を許可する情報を付加して、メガマクロ間の領域を含む自動レイアウト領域における配置許容基本セルの自動配置・配線を行う処理工程を備え、半導体チップの集積度を向上し、かつ設計期間を短縮することが可能な半導体集積回路のレイアウト方法を提供する。 - 特許庁