1153万例文収録!

「automatic design method」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > automatic design methodに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

automatic design methodの部分一致の例文一覧と使い方

該当件数 : 108



例文

To provide an automatic design system and an automatic design method which can efficiently reduce the power consumption while preventing the extension of the area of a semiconductor chip such as an LSI and also shortening a design period of time.例文帳に追加

LSI等の半導体チップの面積の拡大を防ぎ、又設計期間を短縮しつつ、効率よく消費電力を低減できる自動設計システム、及び自動設計方法を提供することである。 - 特許庁

INTERACTIVE CONSTITUTING COMPONENTS LINKAGE METHOD AMONG PLURAL DRAWINGS, INTERACTIVE AUTOMATIC DESIGN CAD SYSTEM AND INTERACTIVE AUTOMATIC CAD SYSTEM NETWORK例文帳に追加

複数図面間における対話型構成要素連動方法、対話型自動設計CADシステム、対話型自動設計CADシステムネットワーク - 特許庁

To provide a high-speed CMOS transistor integrated circuit of low power consumption and an automatic design method.例文帳に追加

低消費電力かつ高速のCMOSトランジスタ集積回路とその自動設計方法を提供する。 - 特許庁

METHOD OF AUTOMATIC TRANSMISSION LINE SELECTION IN SPECIFIC PURPOSE INTEGRATED CIRCUIT, PROGRAM PRODUCT, AND DESIGN TOOL例文帳に追加

特定用途集積回路において自動伝送線路選択を行う方法、プログラム製品、および設計ツール - 特許庁

例文

To provide an automatic design method with which the terminal layout of slanted wirings is efficiently performed with a little computational quantity.例文帳に追加

少ない計算量で効率的に斜め配線の終端レイアウトを行う自動設計方法を提供する。 - 特許庁


例文

WIRING ROUTE SEARCH METHOD IN AUTOMATIC WIRING DESIGN AND MEDIUM RECORDING WIRING ROUTE SEARCH PROGRAM例文帳に追加

自動配線設計における配線経路探索方法及び配線経路探索プログラムを記録した記録媒体 - 特許庁

LAYOUT DESIGN-SUPPORT SYSTEM OF SEMICONDUCTOR INTEGRATED CIRCUIT, SLIT-CREATING METHOD OF INTERCONNECTION, AND AUTOMATIC SLIT-CREATING DEVICE例文帳に追加

半導体集積回路のレイアウト設計補助システム、配線のスリット生成方法および自動スリット生成装置 - 特許庁

METHOD, DEVICE AND PROGRAM FOR AUTOMATIC ARRANGEMENT WIRING FOR LAYOUT DESIGN IN SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路におけるレイアウト設計の自動配置配線方法及び装置並びに自動配置配線プログラム - 特許庁

To provide a method of automatic transmission line selection in a purpose specifying integrated circuit, program product, and design tool.例文帳に追加

用途特定集積回路における自動伝送線路選択の方法、プログラム製品、および設計ツールを提供すること。 - 特許庁

例文

SEMICONDUCTOR INTEGRATED CIRCUIT, LAYOUT DESIGN METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT, AND AUTOMATIC LAYOUT PROGRAM OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路、半導体集積回路のレイアウト設計方法、及び半導体集積回路の自動レイアウトプログラム - 特許庁

例文

In the automatic layout and wiring design method, a transition coefficient (signal transition coefficient) regulating operations of a signal between cells is found from logic design verification data created by a logic circuit design apparatus 200, and layout design is performed with the signal transition coefficient as an evaluation reference.例文帳に追加

論理回路設計装置200で作成されたロジック設計時の検証データから、各セル間の信号の動作を規定する遷移係数(信号遷移係数)を求め、この信号遷移係数を評価基準としてレイアウト設計を行う。 - 特許庁

To provide an automatic design method and an automatic design apparatus capable of previously suppressing the generation of an area in which the performance of OPC processing is difficult and capable of improving the yield of an integrated circuit and to provide a method for manufacturing a semiconductor integrated circuit.例文帳に追加

OPC処理を施すことが困難な領域の発生を予め抑制することができ、集積回路の歩留まりを向上可能な自動設計方法、自動設計装置及び半導体集積回路の製造方法を提供する。 - 特許庁

To provide a determining method for the external door front arrangement of the automatic vending machine which makes it possible to design the automatic vending machine which is easy for a user and a maintenance person to operate.例文帳に追加

利用者や保守要員にとって操作のし易い自動販売機を設計できる、自動販売機の外扉前面配置の決定方法を提供する。 - 特許庁

To provide an automatic wiring method for a semiconductor package which can design the wiring of the semiconductor package at high speed with saved labor.例文帳に追加

半導体パッケージの配線設計を省力化、高速化して行える半導体パッケージの自動配線方法を提供する。 - 特許庁

To provide a temporary installation method for an automatic ticket gate without design and manufacture of frames for temporary installation per construction of each station.例文帳に追加

各駅の工事毎に仮設用架台の設計・製作を行う必要がない自動改札機の仮設方法を提供する。 - 特許庁

LAYOUT DESIGN METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT, AUTOMATIC LAYOUT DESIGN DEVICE FOR SEMICONDUCTOR INTEGRATED CIRCUIT, LAYOUT DESIGN ASSISTANCE SYSTEM OF SEMICONDUCTOR INTEGRATED CIRCUIT, PHOTOMASK, PHOTOMASK MANUFACTURING METHOD, SEMICONDUCTOR INTEGRATED CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT MANUFACTURING METHOD, CONTROL PROGRAM, AND READABLE STORAGE MEDIUM例文帳に追加

半導体集積回路のレイアウト設計方法、半導体集積回路の自動レイアウト設計装置、半導体集積回路のレイアウト設計補助システム、フォトマスク、フォトマスクの製造方法、半導体集積回路、半導体集積回路の製造方法、制御プログラムおよび可読記憶媒体 - 特許庁

To provide a design method for a dummy pattern applicable to an IC, where no automatic layout/wiring is used and a wiring data which is manually corrected.例文帳に追加

自動配置配線を用いないICや手修正を行った配線データに適用できるダミーパターンの設計方法を提供する。 - 特許庁

To provide a design device and a design method for a semiconductor capable of arranging a through hole between an upper layer electric power source wire and an under layer electric power source wire of the same voltage, and allowing automatic arrangement design with no deficiency at reduced manhours.例文帳に追加

同電位の上層電源配線と下層電源配線間にスルーホールを配置不備なく、かつ少工数で自動配置設計することが可能な半導体装置の設計装置及び設計方法を提供すること。 - 特許庁

To provide a shape design method for a bracket of an automatic tensioner that implements shape optimization in two stages of structural mode optimization and parameter optimization.例文帳に追加

形状の最適化を構造形態最適化とパラメータ最適化の2段階で行ったオートテンショナのブラケット形状設計方法を提供する。 - 特許庁

To provide a net list creation method that facilitates an analysis considering physical information at timing verification, and a layout design method that performs automatic placement considering physical information.例文帳に追加

タイミング検証時に物理情報を考慮した分析を容易にするネットリスト作成方法と、物理情報を考慮した自動配置を行うレイアウト設計方法を提供する。 - 特許庁

To provide a design device and an automatic design method for a semiconductor integrated circuit, capable of suppressing increase in processing time and deterioration of wirability which are caused by substitution of area-preferential cells by yield-preferential cells.例文帳に追加

面積優先セルを歩留まり優先セルで置換することによる処理時間の増加、及び配線性の低下を抑制する半導体集積回路の設計装置及び自動設計方法を提供する。 - 特許庁

To provide an automatic design data creation method, capable of automatically designing a route in consideration for interference with an obstacle on a CAD system.例文帳に追加

CADシステム上において、障害物との干渉を考慮して経路を自動的に設計することができる自動設計データ作成方法を提供する。 - 特許庁

To make a phase optimally correspond to an individual polygon by improving the conventionally well-known phase mask manufacturing method for the automatic design of an integrated circuit.例文帳に追加

集積回路の自動設計における従来公知の位相マスク製作方法を改善して、個別のポリゴンに位相を最適に対応付けられるようにすること。 - 特許庁

To provide a method for automatic coupling of computer-aided design components, which is designed to obtain a proper interface between a computer-aided modeling system and a database system capable of automating the selection of components and the coupling between the selected components and models designed using a computer-aided design(CAD) system.例文帳に追加

コンピュータ支援モデリングシステムと、部品の選択およびコンピュータ支援設計(CAD)システムを使用して設計されたモデルによる統合を自動化できるデータベースシステムとの間の固有のインターフェースを得ること。 - 特許庁

To provide the automatic designing method of an integrated circuit capable of suppressing the increase of time required for correction accompanied with the design change of arrangement of a macro cell.例文帳に追加

マクロセルの配置の変更に伴う設計の修正に必要な時間の増大を抑制することができる半導体集積回路の自動設計方法を提供する。 - 特許庁

To provide an automatic optimal NC data creation method efficiently performing data verification work and corresponding to a design change in a plant side without depending on a CAD symbol registration reference in a design side and efficiently creating NC data.例文帳に追加

設計側におけるCADシンボル登録基準に依存することなく、工場側でデータ検証作業、設計変更への対応、および、NCデータ作成を効率的に実施するNCデータの最適自動生成方法を提供する。 - 特許庁

SCAN TEST CIRCUIT, AUTOMATIC TEST PATTERN GENERATOR, SCAN TEST METHOD, METHOD FOR DESIGNING SCAN TEST CIRCUIT, AUTOMATIC TEST PATTERN GENERATING METHOD, METHOD FOR EXECUTING SCAN TEST CIRCUIT DESIGN例文帳に追加

スキャンテスト回路、自動テストパターン生成装置、スキャンテスト方法、スキャンテスト回路設計方法、自動テストパターン生成方法、スキャンテスト回路設計方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体および自動テストパターン生成方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁

To obtain an automatic arrangement and wiring method for a semiconductor integrated circuit and automatic arrangement and wiring program for the semiconductor integrated circuit capable of performing the arrangement and wiring of the semiconductor integrated circuit based on a design rule suitable to a wiring network.例文帳に追加

配線ネットに適した設計ルールに基づいて半導体集積回路の配置配線を行うことができる半導体集積回路の自動配置配線方法および半導体集積回路の自動配置配線プログラムを得ること。 - 特許庁

To provide a design support device and a design support method for presenting the candidates of similarity analysis case examples in an automatic and chained manner by storing relevancy between an analysis case example and the other analysis case example in association with the analysis case example.例文帳に追加

他の解析事例との関連度を解析事例に関連付けて保存することにより、類似解析事例の候補を自動的にかつ連鎖的に提示することができる設計支援装置及び設計支援方法を提供することにある。 - 特許庁

To improve the safety and reliability of a framed structure by using a device that executes an automatic calculation and can obtain an optimum solution thereby executing a highly precise optimal framed structure design in a real design problem that the number of pieces of design variable data is very large in an optimal designing device using a genetic search method.例文帳に追加

遺伝的探索法を用いた最適化設計装置において、設計変数データの数が膨大となる実設計問題において、自動計算を実施し、最適解を得ることを可能にする装置により、高精度な最適骨組構造設計を実施可能にし、骨組構造の安全性及び信頼性を向上すること。 - 特許庁

To provide a device and a method for automatic designing a control system by which optimum values of design parameters of a control model can automatically be computed in a short time without depending upon designer's experience.例文帳に追加

設計者の経験に頼らず短時間で制御モデルの設計パラメータの最適値を自動的に算出できる制御系の自動設計装置及び自動設計方法を提供する。 - 特許庁

To realize an automatic designing device and a design processing method capable of automatically designing an optional functional form such as the shape of a lens by improvement of an artificial life type discovery system (S-system).例文帳に追加

人工生命型発見システム(S-system) の改良により、レンズの形状などの任意の関数形を自動設計できる自動設計装置及び設計処理方法を実現すること。 - 特許庁

To provide an automatic wiring method for a semiconductor integrated circuit device by which wires on a block or a cell can be wired again at a low cost to shorten a design time.例文帳に追加

ブロックあるいはセルの上にある配線を低コストで再配線することができ、設計時間を短縮できる半導体集積回路装置の自動配線方法を提供する。 - 特許庁

To provide a design method of an integrated circuit device capable of reducing characteristic variation of a macrocell due to the difference of an automatic generation part of a dummy pattern for a flattening process of an insulation layer surface; and the like.例文帳に追加

絶縁層表面の平坦化処理用ダミーパターンの自動発生箇所の相違によるマクロセルの特性変動を低減する集積回路装置の設計方法等を提供すること。 - 特許庁

To improve the degree of freedom at the time of designing of a semiconductor integrated circuit in its entirety in a method of automatic design of the integrated circuit having a macro block.例文帳に追加

マクロ化されたブロックを有する半導体集積回路の自動設計方法において、当該ブロックを使用した半導体集積回路の全体を設計する際の自由度の向上を図る。 - 特許庁

To provide a design method for a semiconductor integrated circuit allowing automatic correction of circuit information about a correction circuit into circuit information about a circuit wherein timing deterioration or wiring congestion is suppressed, along a cell layout of a mask layout design, in a short time.例文帳に追加

修正回路の回路情報をマスクレイアウト設計のセル・レイアウトに沿った、タイミング悪化や配線混雑の抑制された回路の回路情報に修正することが自動的に且つ短期間で可能となる半導体集積回路の設計方法を提供する。 - 特許庁

To provide the automatic layout method of an LSI and a recording medium for recording the automatic layout program of the LSI which is capable of designing a layout for eliminating delay violation paths or reducing the delay violation paths within a short processing time in LSI layout design.例文帳に追加

LSIレイアウト設計において、短い処理時間で、遅延違反パスを無くすか、若しくは遅延違反パスを低減させたレイアウトの設計を行うことが可能なLSIの自動レイアウト方法、及びLSIの自動レイアウトプログラムを記録した記録媒体を提供する。 - 特許庁

To provide an automatic design method that can shorten a processing time, prevent a decrease in yield and reliability, and manufacture a semiconductor device having high wiring effectiveness, as well as a semiconductor integrated circuit that can be produced by using this method.例文帳に追加

プロセス処理時間を短縮でき、歩留まり及び信頼性の低下を防ぎ、配線効率の高い半導体集積回路を製造可能な自動設計方法及びこれを用いて製造可能な半導体集積回路を提供する。 - 特許庁

To achieve an automatic wiring design method for automatically determining the position of a route of wiring on a substrate surface in a short period of time by a processor by using a virtual plane equivalent to the substrate surface.例文帳に追加

基板面上の配線のルートの位置を、基板面に相当する仮想平面を用いて演算処理装置により短時間で自動的に決定することができる自動配線設計方法を実現する。 - 特許庁

To provide a component interference check device and method, allowing automatic determination of an avoidance component to be performed with a design change for interference avoidance out of combinations among interfering components.例文帳に追加

干渉する部品どうしの組合せのうち、干渉回避のための設計変更を行うべき回避部品を自動的に決定することができる部品干渉チェック装置及び方法の提供。 - 特許庁

To provide a circuit optimization method which reduces optimization time of automatic optimization for electronic circuit design, by concentrating optimization approach from a higher rank abstraction degree to a lower rank abstraction degree.例文帳に追加

電子回路設計における自動最適化につき、最適化アプローチを上位抽象度から下位抽象度へ絞り込むことで、最適化時間を高速化する回路最適化方法を提供する。 - 特許庁

To provide a resource facility designing device, an automatic resource facility designing method, and a resource facility designing program for improving precision of the design value of resource corresponding to usage in the case of a real operation.例文帳に追加

実動作時の使用量に対する用力の設計値の精度を向上できる用力設備設計装置、自動用力設備設計方法及び用力設備設計プログラムを提供する。 - 特許庁

To provide a hoisting tool for an automatic hoisting cargo posture control and a carrying-in method using the hoisting tool capable of maintaining stable posture which does not always exceed a design load irrespective of the shape and the structure of the hoisting cargo.例文帳に追加

吊荷の形状と構造にかかわらず常に設計荷重を越えることのない安定姿勢を保つことができるようにした自動吊荷姿勢制御吊り具と該吊り具を用いた搬入方法を提供すること。 - 特許庁

To provide a test clock circuit automatic insertion method capable of automatically inserting a test circuit capable of detecting a delay failure in an LSI after logic synthesis and reducing test facilitation design manhour.例文帳に追加

論理合成後のLSIに遅延故障の検出が可能なテスト回路を自動挿入することができ、テスト容易化設計工数の低減化を図ることができるテストクロック回路自動挿入方法を提供する。 - 特許庁

To provide an automatic wiring design method for executing wiring design processing for designing, on a virtual plane, a position of fan-out wire to be led from a bonding pad on a substrate surface of a semiconductor package without clearance error or wasteful wiring space by an arithmetic processor, and a computer program for making a computer execute the wiring design processing.例文帳に追加

半導体パッケージの基板面上においてボンディングパッドから引き出されるファンアウト配線の位置を基板面上に相当する仮想平面上においてクリアランスエラーや無駄な配線スペースが生じないよう設計する配線設計処理を、演算処理装置により実行する自動配線設計方法、およびこの配線設計処理コンピュータに実行させるためのコンピュータプログラムを実現する。 - 特許庁

To obtain an automatic wiring design method capable of effectively mitigating a degree of wiring congestion of a wiring channel region surrounding a memory cell, by calculating an optimum wiring path of a functional inter-block wiring in the form of taking in a degree of freedom in a method for taking a line connection position.例文帳に追加

結線位置の取り方の自由度を取り込んだ形で機能ブロック間配線の最適な配線経路の計算をできる様にすることで、効果的にメモリセル周辺の配線チャネル領域の配線混雑度を緩和できる自動配線設計方法を得る。 - 特許庁

To provide a fatigue safety factor test apparatus and a fatigue safety factor test method, which can accurately and rapidly calculate fatigue safety factors of respective sections by using an automatic process and can improve the efficiency of design and development.例文帳に追加

自動処理により各部位の疲労安全率を高速かつ正確に算出することができ、設計及び開発の効率を向上することが可能な疲労安全率検査装置及び疲労安全率検査方法を提供する。 - 特許庁

The product design control part 22 determines the combination as an automatic pricing product candidate or an individual pricing product candidate, based on a risk evaluation result, when profitable, and registers the workflow with objects of the "layer 1" and the "layer 2" added thereto, according to a pricing method.例文帳に追加

収益性がある場合、商品設計制御部22は、リスク評価結果に基づいて自動値決め商品候補又は個別値決め商品候補として決定し、値決め方法に応じた「レイヤ1」、「レイヤ2」のオブジェクトを付加したワークフローを登録する。 - 特許庁

This invention is applied to the path design of an automatic teller machine and improvement of the maze method is proposed while an intersection of paths, an overlapping in opposite conveyance directions, a penalty for flexure, and the acceleration of confluence are taken into account.例文帳に追加

この発明は、現金自動預払機の経路設計に適用することを目的として、経路の交差、対向する搬送方向での重なり、屈曲に対するペナルティおよび合流の促進を考慮して、迷路法の改良法を提案したものである。 - 特許庁

例文

To provide an automatic estimation method based on design drawing data, in which the degree of freedom of change/correction is high respectively regarding the setting of a shape model, an estimation section and attribute information or the like and the cognizability of an estimation process and attribute information is excellent.例文帳に追加

形状モデル、積算区分、および属性情報の設定等に関して各々変更・修正の自由度が高く、しかも積算過程および属性情報の被認識性に優れた、設計図面データに基づく自動積算方法を提供する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS