「chip multiprocessor」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

INITIAL SETTING/DIAGNOSTIC SYSTEM IN ON-CHIP MULTIPROCESSOR SYSTEM例文帳に追加

オンチップマルチプロセッサシステムにおける初期設定・診断方式 - 特許庁

PROCESSING CHIP, SYSTEM INCLUDING CHIP, MULTIPROCESSOR DEVICE, AND MULTI-CORE PROCESSOR DEVICE例文帳に追加

処理チップ、チップを含むシステム、マルチプロセッサ装置およびマルチコアプロセッサ装置 - 特許庁

CACHE CONSISTENCY CONTROL METHOD, CHIP SET AND MULTIPROCESSOR SYSTEM例文帳に追加

キャッシュ一貫性制御方法およびチップセットおよびマルチプロセッサシステム - 特許庁

STARVATION PREVENTION METHOD, CHIP SET, AND MULTIPROCESSOR SYSTEM IN ADDRESS COMPETITION例文帳に追加

アドレス競合時のスタベーション防止方法およびチップセットおよびマルチプロセッサシステム - 特許庁

INTEGRATED CIRCUIT CHIP HAVING REDUNDANCY ELEMENT, MULTIPROCESSOR AND METHOD OF MANUFACTURING THE SAME例文帳に追加

冗長素子を備える集積回路チップ、マルチプロセッサおよびその製法 - 特許庁

To provide a system-on-chip (SoC) component including a single independent multiprocessor subsystem core.例文帳に追加

単一の独立マルチプロセッサ・サブシステム・コアを含むシステム・オン・チップ（ＳｏＣ）構成要素を提供すること。 - 特許庁

To provide a processing chip, a system including chips, a multiprocessor device, and a multi-core processor device for industrial applications.例文帳に追加

産業上の適用に対して処理チップ、チップを含むシステム、マルチプロセッサ装置およびマルチコアプロセッサ装置を提供すること。 - 特許庁

SCALABLE SHARED MEMORY MULTIPROCESSOR COMPUTER SYSTEM HAVING EFFICIENT BUS MECHANISM AND REPEAT CHIP STRUCTURE HAVING COHERENCE CONTROL例文帳に追加

効率的なバス機構及びコヒーレンス制御を有する繰り返しチップ構造を有するスケーラブル共用メモリ・マルチプロセッサ・コンピュータ・システム - 特許庁

Disclose is a method of providing a custom design chip, without redesigning a module that includes design, in variable and scalable designing of a modular multiprocessor.例文帳に追加

カスタム設計チップを、可変でスケーラブルなモジュールマルチプロセッサ設計で、設計を含むモジュールの再設計を行わずに提供する方法である。 - 特許庁

To obtain a multiprocessor of high performance by providing independent bus and external bus I/F for every different architecture when a plurality of multiprocessors are contained on one chip.例文帳に追加

同一チップ上に複数のマルチプロセッサを含む場合、異なるアーキテクチャごとに独立したバスと外部バスI/Fを持つことで、高性能のマルチプロセッサを得ることを目的とする。 - 特許庁

To provide for atomic update primitives in an asymmetric single-chip heterogeneous multiprocessor computer system having a shared memory with DMA transfers.例文帳に追加

ＤＭＡ転送との共有メモリを有する、非対称型単一チップ異種マルチプロセッサ・コンピュータ・システムに、アトミック更新のプリミティブを提供すること。 - 特許庁

This method provides the allocation releasing by applying the existing technology designed to use a new multiprocessor integrated circuit having an on-chip shared memory, with the single-processor integrated circuit technology.例文帳に追加

この方法は、オンチップ共用メモリを備えた新しいマルチプロセッサ集積回路を、シングル・プロセッサ集積回路技術と共に使用するように設計された既存の技術を使用して割振り解除することができるようにする。 - 特許庁

To obtain a multiprocessor of high performance by providing an independent bus and an external bus I/F for every different architecture when a plurality of multiprocessors are contained on one chip.例文帳に追加

同一チップ上に複数のマルチプロセッサを含む場合、異なるアーキテクチャごとに独立したバスと外部バスI/Fを持つことで、高性能のマルチプロセッサを得ることを目的とする。 - 特許庁

To provide a multiprocessor, a debugging device, and a debug method for executing steps in order of a program even when there are a plurality of CPU cores in one chip.例文帳に追加

１つのチップの中に複数のＣＰＵコアがある場合でも、プログラムの順序どおりのステップ実行を行うことができるマルチプロセッサ、デバッグ装置およびデバッグ方法を提供する。 - 特許庁

This invention, in general, refers to a shared memory multiprocessor system of IBM ESA/390 or RS/6000 system, or the like, and in particular refers to the method and the system that share, among a plurality of CPUs, the translation lookaside buffer(TLB2) of second level to improve the performance and reduce a chip area necessary for buffering the result of virtual/absolute address translation.例文帳に追加

本発明は一般に、ＩＢＭ ＥＳＡ／３９０やＲＳ／６０００システムなどの、共用メモリ・マルチプロセッサ・システムに関し、特に、複数のＣＰＵの間で、第２レベルの変換索引バッファ（ＴＬＢ２）を共用することにより性能を向上し、仮想／絶対アドレス変換の結果をバッファリングするために必要とされるチップ面積を低減する方法及びシステムに関する。 - 特許庁

In a multiprocessor module packaging first and second processor chips on the same substrate, the first and second processor chips have the same structure, input/output ports for performing inputting/outputting between the processor chips are disposed on one side of each processor chip in a concentrated manner, and the first and second processor chips are packaged on said substrate, while confronting one side of each processor chip with each other.例文帳に追加

本発明では、同一基板上に第１及び第２のプロセッサチップを実装したマルチプロセッサモジュールにおいて、前記第１及び第２のプロセッサチップを同一構造とするとともに、各プロセッサチップの１辺にプロセッサチップ間での入出力を行う入出力ポートを集中して配置し、その１辺同士を対向させた状態で前記第１及び第２のプロセッサチップを前記基板上に実装した。 - 特許庁

The single-chip multiprocessor includes processing elements 16 each including a CPU 20, a network interface 32 connected to the CPU, an adjustable prefetch instruction cache 24 connected directly to the CPU and network interface, and a data transfer controller 30 connected directly to the CPU and a concentrated common memory 28 which is connected to the respective processing elements and shared by the processing elements.例文帳に追加

ＣＰＵ２０と、該ＣＰＵに接続しているネットワークインタフェース３２と、該ＣＰＵと該ネットワークインタフェースに直接接続しているアジャスタブルプリフェッチ命令キャッシュ２４と、該ＣＰＵに直接接続しているデータ転送コントローラ３０とを含んでなる複数のプロセッシングエレメント１６と、各プロセッシングエレメントに接続し各プロセッシングエレメントによって共有される集中共有メモリ２８とを含んでなるシングルチップマルチプロセッサ。 - 特許庁

The single-chip multiprocessor comprises a plurality of processing elements 16, including a CPU 20, a network interface 32 connected to the CPU, an adjustable pre-fetch instruction cache 24 directly connected to the CPU and the network interface, and a data transfer controller 30 directly connected to the CPU; and a centralized shared memory 28 connected to each processing element and shared by each processing element.例文帳に追加

ＣＰＵ２０と、該ＣＰＵに接続しているネットワークインタフェース３２と、該ＣＰＵと該ネットワークインタフェースに直接接続しているアジャスタブルプリフェッチ命令キャッシュ２４と、該ＣＰＵに直接接続しているデータ転送コントローラ３０とを含んでなる複数のプロセッシングエレメント１６と、各プロセッシングエレメントに接続し各プロセッシングエレメントによって共有される集中共有メモリ２８とを含んでなるシングルチップマルチプロセッサ。 - 特許庁