「deserializer」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The coded parallel data converted with the deserializer is written in the memory, in turn.例文帳に追加

メモリには、デシリアライザが変換した符号化パラレル・データが順次書き込まれる。 - 特許庁

DESERIALIZER CIRCUITRY FOR HIGH-SPEED SERIAL DATA RECEIVER ON PROGRAMMABLE LOGIC DEVICE INTEGRATED CIRCUIT例文帳に追加

プログラマブルロジックデバイス集積回路上の高速シリアルデータレシーバ用のデシリアライザ回路網 - 特許庁

DESERIALIZER CIRCUITRY FOR HIGH SPEED SERIAL DATA RECEIVER ON PROGRAMMABLE LOGIC DEVICE INTEGRATED CIRCUIT例文帳に追加

プログラマブルロジックデバイス集積回路上の高速シリアルデータレシーバ用のデシリアライザ回路網 - 特許庁

A pattern comparison part 103 determines whether the deserializer 106 regenerates the test pattern correctly or not.例文帳に追加

パターン比較部１０３はデシアライザ１０６が正しくテストパターンを再生できたか判定する。 - 特許庁

The circuit is constituted of a deserializer, a decoding circuit, a memory, a trigger control circuit, a writable control circuit, etc.例文帳に追加

デシリアライザ、復号化回路、メモリ、トリガ制御回路、書き込み制御回路等で構成。 - 特許庁

A deserializer part 1 includes an oscillator 2 and a clock synchronization part 10 instead of a PLL circuit.例文帳に追加

デシリアライザ部１は、ＰＬＬ回路の代わりに、発振器２とクロック同期部１０とを備える。 - 特許庁

To provide a circuit for controlling a read operation of semiconductor memory devices employing SERDES (SERializer and DESerializer) method.例文帳に追加

本発明は、 ＳＥＲＤＥＳ方式を用いる半導体メモリ装置のリード動作制御回路を提供する。 - 特許庁

The IC 104 comprises a serializer 105 and a transmission driver 107, and the IC 108 comprises an input buffer 111 and a deserializer 109.例文帳に追加

送信回路ICは、シリアライザ105、送信ドライバ107から構成され、受信回路ICは、入力バッファ111とデシリアライザ109で構成される。 - 特許庁

In terms of operation, the serializer and the deserializer (SERDES) collaborate with each other so as to form a communication link or a communication channel.例文帳に追加

動作上、シリアライザおよびデシリアライザ（ＳＥＲＤＥＳ）は、通信リンクまたは通信チャネルを形成するように協働する。 - 特許庁

To provide a semiconductor device capable of automatically performing SerDes (serializer/deserializer) evaluation and achieving cost reduction of the device.例文帳に追加

ＳｅｒＤｅｓ評価を自動で行うことができ、かつ、装置の低コスト化を図ることができる、半導体装置を提供する。 - 特許庁

The serializer collaborating with the data interface encodes data to transmit them to the deserializer according to a selected encoding protocol.例文帳に追加

データインタフェースと協働するシリアライザは、選択された符号化プロトコルに従って、デシリアライザに通信するためにデータを符号化する。 - 特許庁

To detect the presence or absence of malfunctions of a spectrum spread clock generator by a SerDes wherein a CDR circuit is mounted on a deserializer.例文帳に追加

デシリアライザにＣＤＲ回路を搭載したＳｅｒＤｅｓによって、スペクトラム拡散クロック発生器の異常の有無を検出する。 - 特許庁

A serial communication channel (5), a first SERDES (serializer/deserializer) (39), a second SERDES (40) are provided.例文帳に追加

代替意味（２３）を、代替意味（２３）を除くｎ個の正規の意味を有するマルチビット文字セットを備えた直列通信チャネルを介して伝送する。 - 特許庁

As the echo signals becoming the single-end signals are in the serialized state, the echo signals are inputted to a deserializer 4 for converting the signals to parallel signals.例文帳に追加

シングルエンドとなったエコー信号はシリアライズされている状態なので、これをパラレルに変換するデシリアライザ４に入力する。 - 特許庁

A transmission control part 301 of an external controller 30 similarly has a deserializer 301a, a serializer 301b and an LVDS transmitting and receiving part 301c.例文帳に追加

外部制御装置３０の伝送制御部３０１も同様にデシリアライザ３０１ａ、シリアライザ３０１ｂおよびＬＶＤＳ送受信部３０１ｃを有している。 - 特許庁

The deserializer is input with serial data which signed parallel data produced with a signed circuit are series-converted and converts the serial data into coded parallel data.例文帳に追加

デシリアライザは符号化回路により生成された符号化パラレル・データをシリアル変換したシリアル・データが入力されシリアル・データを符号化パラレル・データに変換する。 - 特許庁

To provide a serial transmitter capable of highly accurately establishing synchronism between a serializer and a deserializer and absorbing a rate difference between transmission and reception circuits.例文帳に追加

シリアライザとデシリアライザとの間に高い精度で同期を確立可能で、送受信回路間の速度差を吸収可能なシリアル伝送装置を提供する。 - 特許庁

These modules convert composite or component digital video input into either serial (Serializer) or parallel (Deserializer) output. 例文帳に追加

これらのモジュールは, 複合的または成分としてのディジタル・ビデオ入力を, シリアル出力(並直列変換器)にも, パラレル出力(直並列変換器)にも変換する. - コンピューター用語辞典

To provide deserializer circuitry that can convert serial data to parallel data for a number of different protocols and over a wide range of data rates.例文帳に追加

多数の異なるプロトコルに対して、および広範囲のデーターレートに対して、シリアル形式のデータをパラレル形式のデータに変換することが可能な、デシリアライザ回路網を提供する。 - 特許庁

The clock data recovery circuit 22 fetches the serial transmission data SO with one of the clocks from a PLL circuit 21 for reception and generates parallel data Recovered Data using a deserializer 23.例文帳に追加

クロック・データリカバリ回路２２では、そのシリアル送信データＳＯを、受信用ＰＬＬ回路２１からのいずれかのクロックで取り込み、デシリアライザ２３でパラレルデータＲｅｃｏｖｅｒｅｄＤａｔａを生成する。 - 特許庁

To provide a deserializer circuitry that can convert data of a serial form into data of a parallel form for a number of different communication protocols and over a wide range of possible data rates.例文帳に追加

多数の異なるプロトコルに対して、および広範囲のデーターレートに対して、シリアル形式のデータをパラレル形式のデータに変換することが可能な、デシリアライザ回路網を提供する。 - 特許庁

A wireless base station apparatus is configured by using a wireless part (RE) having a large power amplifier with a SerDes (Serializer Deserializer) interface, and a wireless controller (REC) that is a host device controlling the wireless part.例文帳に追加

無線基地局装置として、サーデスインターフェイスを持つ大電力増幅器を備えた無線部（ＲＥ）と、当該無線部を制御する上位装置である無線制御部（ＲＥＣ）とを用いて構成する。 - 特許庁

The jitter exceeding a prescribed amount of jitter is superposed in the serial data input into the deserializer 106, as the jitter impressed to the reference clock signal is superposed to the multiplied clock signal.例文帳に追加

当該逓倍クロック信号には基準クロック信号に印加されたジッタが重畳されているためデシリアライザ１０６に入力されるシリアルデータには所定量のジッタを超える量のジッタが重畳されている。 - 特許庁

The deserializer circuitry (10) for high-speed serial data receiver circuitry on a programmable logic device ("PLD") or the like includes circuitry for converting serial data to parallel data having any of several data widths.例文帳に追加

プログラマブルロジックデバイス（「ＰＬＤ」）などの高速シリアルデータレシーバ回路網用のデシリアライザ回路網（１０）は、シリアルデータを任意の複数のデータ幅を有するパラレルデータに変換するための回路網を含む。 - 特許庁

An optoelectric conversion section 21 receives a transmission multiplex signal and converts an optical signal of the transmission multiplex signal into an electric signal, and a deserializer section 22 converts the electric signal into parallel data and extracts and recovers a clock signal synchronously with serial data.例文帳に追加

光／電気変換部２１に入力された送信多重信号は光信号から電気信号に変換され、デシリアライザ部２２でパラレルデータに変換されるとともに、シリアルデータに同期したクロック信号が抽出されて再生される。 - 特許庁

To provide a semiconductor device capable of measuring highly accurately a jitter characteristic of a high speed clock without using a high-performance jitter measuring device, concerning a semiconductor device with a high speed serial transfer input/output part having a serializer and a deserializer.例文帳に追加

シリアライザおよびデシリアライザを有した高速シリアル転送入出力部を備える半導体装置において、高性能なジッタ測定器を用いることなく、高速クロックのジッタ特性を高精度に測定することが可能な半導体装置を提供する。 - 特許庁

A transmission control part 210 of an image data selecting part 204 includes a deserializer 210a, a serializer 210b and an LVDS (low voltage differential signaling) transmitting and receiving part 210c, is synchronized with a scan clock, serializes image data and transmits the image data to an LVDS transmission path 40a.例文帳に追加

画像データ選択部２０４の伝送制御部２１０は、デシリアライザ２１０ａ、シリアライザ２１０ｂおよびＬＶＤＳ送受信部２１０ｃを含んでおり、スキャンクロックに同期して画像データをシリアル化してＬＶＤＳ伝送路４０ａに送出している。 - 特許庁

To provide a switched fabric system in which system power consumption by fabric connection is made appropriate to eliminate waste by optimizing a driver strength between serializer/deserializer (SerDes) circuits and a module card is mounted at any position freely without being limited in mount position.例文帳に追加

ＳｅｒＤｅｓ回路間でドライバ強度を最適化することにより、ファブリック接続によるシステムの消費電力を適切にして無駄をなくすとともに、且つモジュールカードの実装位置の制約を受けずに自由な位置に実装することができるスイッチドファブリックシステムを提供することである。 - 特許庁

The deserializer of the present invention can restore the vertical synchronization signal, the horizontal synchronization signal and the parallel image data output from the image sensor based on the information regarding timing parameters and the valid image data because a number of clock signals used for a restoration, that is n cycles of the clock signal, where n is an integer, is known.例文帳に追加

本発明のデシリアライザは、復元に使われるクロック信号の個数、すなわちクロック信号の整数倍周期が分かっているので、タイミングパラメータについての情報と有効映像データとに基づいてイメージセンサから出力された垂直同期信号、水平同期信号、及び並列映像データを復元できる。 - 特許庁