| 例文 |
dlyを含む例文一覧と使い方
該当件数 : 13件
The NT adds the delay value DLY and the reception phase S and defines it as a transmission phase.例文帳に追加
NTは、遅延値DLYと受信位相Sを加算し送信位相とする。 - 特許庁
The timing control circuit DLY 1 comprises a coarse-tuning delay circuit CD and a fine-tuning delay circuit FD.例文帳に追加
タイミング制御回路DLY1は、粗調遅延回路CDと微調遅延回路FDからなる。 - 特許庁
Picture signals (R) are delayed for a specified time by a previously fixed delay element (DLY in the drawing) 24.例文帳に追加
尚、画像信号(R)は予め固定された遅延素子(図中DLYで示す)24で所定時間、遅延されるように構成する。 - 特許庁
Each of the delay circuits DLY is operable with low power without incurring phase deviation between differential signals, so that multi-stage connection can be performed thereon.例文帳に追加
各遅延回路DLYは、差動信号間の位相ズレを起こさずに低電力で動作可能であるため、多段に接続可能である。 - 特許庁
A delay control signal generating circuit generates six delay control signals in response to a delay data signal DLY <2:0>, that is, a delay data signal in 3 bits.例文帳に追加
遅延制御信号生成回路は、遅延データ信号DLY<2:0>すなわち3ビットの遅延データ信号に応じて6個の遅延制御信号を生成する。 - 特許庁
Furthermore, the LT subtracts a distance value obtained by distance measurement from a distance of a virtual remotest edge and notifies the NT of the value as a delay value DLY.例文帳に追加
更にLTは、仮想最遠端の距離から距離測定で得られた距離値を差し引き、その値を遅延値DLYとしてNTに通知する。 - 特許庁
A variable delay circuit is provided with: a delay circuit block DLY_BK1 for delaying differential input signals through a plurality of stages of delay circuits DLY[1] to DLY[n]; and a duty ratio correction block DTCTL_BK1a for correcting a duty ratio through waveform addition and then outputting differential output signals.例文帳に追加
差動入力信号を複数段の遅延回路DLY[1]〜DLY[n]によって遅延させる遅延回路ブロックDLY_BK1と、DLY[n]からの出力を入力として、波形の加算によるデューティ比の補正を行った後に差動出力信号を出力するデューティ比補正ブロックDTCTL_BK1aを設ける。 - 特許庁
Upon elapsing a delay time DT adjusted depending on the comparison result signal CONT after the transistor FET1 is turned off, a delay circuit DLY outputs a high level delay signal FP.例文帳に追加
遅延回路DLYは、トランジスタFET1がオフされてから、比較結果信号CONTに応じて調整される遅延時間DTの経過後に、ハイレベルの遅延信号FPを出力する。 - 特許庁
When a CPU 104 can be increased in communication speed, as an automatic phase adjustment procedure, a phase shift value CLK-DLY=n is set immediately after a vertical synchronous interrupt, and when the next vertical synchronous interrupt is generated, a phase shift value CLK-=n+1 is set, and then video detection data VIDEO-DATA(n) are read.例文帳に追加
CPU104の通信速度が速くできる場合、自動位相調整の手順として、垂直同期割込直後に位相シフト量CLK_DLY = nを設定し、次の割込が垂直同期発生したときに位相シフト量CLK_DLY = n+1を設定した後映像検出データVIDEO_DATA(n)を読み込む。 - 特許庁
In the differential amplifying circuit, when an amplification start signal EN is input, amplifying operation is started, difference of differential output signals OUT 0 and OUT 1 is amplified at high speed and without malfunction by turning on the current addition transistor after lapse of a delay time decided by delay DLY for example.例文帳に追加
差動増幅回路は、増幅開始信号ENが入力されると増幅動作を開始し、例えばさらに遅延DLYで決まる遅延時間経過後に、電流加算トランジスタがオンすることで、差動出力信号OUT0、OUT1の電圧レベルの差を高速かつ誤動作なく増幅する。 - 特許庁
A DLY[k] ((k) is 1 to (n)) includes two CMOS inverter circuits for transmitting the differential signals, respectively, with a potential difference between a power supply voltage VDD and a common node CMN[k] as a driving voltage, an NMOS transistor MN3[k] and a capacitor C[k] for regulating and stabilizing a potential of CMN[k].例文帳に追加
DLY[k](k:1〜n)は、電源電圧VDDと共通ノードCMN[k]間の電位差を駆動電圧とし、差動信号のそれぞれを伝送する2個のCMOSインバータ回路と、CMN[k]の電位を調整および安定化するNMOSトランジスタMN3[k]および容量C[k]を備える。 - 特許庁
The spin detector 5 includes: a target 51 having projection parts 52 formed on a surface irradiated with electron beams, which have each inclined plane inclined with respect to a normal direction of the surface; and electron detectors DRy, DLy arranged on the direction side in which the electron beams are scattered by the inclined planes of the projection parts 52 corresponding to a spin polarization degree of the electron beams.例文帳に追加
スピン検出器5は、電子線が照射される面に、面の法線方向に対して傾斜した傾斜面を有する突起部52が形成されたターゲット51と、突起部52の傾斜面で電子線が電子線のスピン偏極度に応じて散乱する方向側に配置された電子検出器DRy,DLyと、を有する。 - 特許庁
While the cam sensor fails and a start switch is ON, in a cranking state when a cylinder discrimination value is sequentially updated with the last cylinder discrimination value in the preceding operation as an initial value to control fuel injection and ignition of every cylinder, if a cranking time becomes a reference time DLY or longer, a determination of a failure in starting is made on an error in estimation of the cylinder discrimination value.例文帳に追加
カムセンサの故障時で、かつ、スタートスイッチのON時であって、前回運転時における最後の気筒判別値を初期値として気筒判別値を順次更新させて、気筒毎の燃料噴射・点火を制御するクランキング状態において、クランキング時間が基準時間DLY以上になると、気筒判別値の推定に誤りがあるために始動に失敗したと判断する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|