| 例文 |
hardware simulationの部分一致の例文一覧と使い方
該当件数 : 115件
To provide a simulation device analyzing a timing to instruct the circuit change of software controlling a system by calculating a time required for changing the circuit of dynamically reconfigurable hardware included in the system.例文帳に追加
システムに含まれる動的再構成可能ハードウェアの回路変更に必要な時間を算出することにより、システムを制御するソフトウェアの回路変更を指示するタイミングを解析可能なシミュレーション装置を提供する。 - 特許庁
Integrated co- simulation environment of the software (to be written, for example, in C or assembler language) and the hardware (to be written, for example, in VHDL and a subset of C) is obtained by the addition of an instruction set simulator which operates under the same OS is added.例文帳に追加
同じOSの下で動作する命令セットシミュレータが付加されることにより、ソフトウェア(例えばCやアセンブラで書かれる)とハードウェア(例えばVHDLやCのサブセットで書かれる)の統合コシミュレーション環境が得られる。 - 特許庁
To provide a matching verification method and device capable of reducing the execution time of the matching verification of HDL(Hardware Description Language: circuit description language) function simulation results and the real machine operation results of an FPGA, and detecting the operation mismatching of the inside of the circuit.例文帳に追加
HDL機能シミュレーション結果とFPGAの実機動作結果との一致検証の実行時間を減少可能とし、かつ回路内部の動作不一致も検出できる一致検証方法及び装置を得ること。 - 特許庁
To provide a simulation apparatus causing a traffic accident due to a perceptual error, a recognition error and a judgment error of a virtual driver, and preventing increase in a load on hardware even when the number of vehicles to be calculated is increased.例文帳に追加
仮想ドライバの知覚ミス、認識ミス、判断ミスによって交通事故が発生するような交通流シミュレーション装置であって、演算すべき車両台数が増加しても、ハードウエアに対する負荷の増加が少ないシミュレーション装置を提供する。 - 特許庁
A verification apparatus extracts circuit configurations assuming a conflict state resulting from concurrent operation unique to hardware, specifically, circuit configurations having a priority setting assuming concurrent arrival of requests, from a hardware program as a group of coverage points by semantic interpretation, and measures whether they are activated by logical simulation in percentage.例文帳に追加
ハードウェアならではの同時動作によって発生し得る競合状態を想定した回路構成、具体的には、同時にリクエストが到着することを想定した優先付けが成されている回路構成を、ハードウェアプログラムから意味解釈によってカバレッジポイント群として抽出して、それらが論理シミュレーションによって活性化されたか否か、の百分率として測る検証装置により、達成できる。 - 特許庁
For synthesizing a circuit on the basis of circuit design data (A) generated by the use of the hardware descriptive language from the data (A) and a command file D for specifying timing, an automatic conversion processing unit 10 automatically analyzes waveform data (C) obtained as a simulation result of a function simulation executed for the data (A) (step S3) to automatically generate the file D.例文帳に追加
ハードウェア記述言語を用いて作成された回路設計データAとタイミング指定のコマンドファイルDとから回路設計データAに基づく回路の合成を行うに際し、回路設計データAに対して実行した機能シミュレーション(ステップS3)のシミュレーション結果として得られる波形データCを自動変換処理部10が自動的に解析しコマンドファイルDを自動生成する。 - 特許庁
This verification device or the like for a logic system described by a hardware description language has: a test bench production means executing the dynamic simulation; a static verification means executing static verification; and an error part specification means specifying an error part from results of the dynamic simulation and the static verification.例文帳に追加
ハードウェア記述言語により記述された論理システムの検証装置であって、動的シミュレーションを実行するテストベンチ作成手段と、静的検証を実行する静的検証手段と、前記動的シミュレーションと前記静的検証の結果から、エラー箇所を特定するエラー箇所特定手段を具備することを特徴とする論理システムの検証装置等、を提供する。 - 特許庁
The hardware part describes functions of a processor 10 by a basic instruction processor description 2, a dedicated instruction processor description 3 and a flexible interface description 4 by using a high-level language and obtains an RTL description 5 and a description 6 for simulation by compositing operations of the descriptions.例文帳に追加
ハードウエア部分は、高級言語を用いて、基本命令プロセッサ記述2と、専用命令プロセッサ記述3と、フレキシブルインタフェース記述4とでプロセッサ10の機能を記述し、それを動作合成してRTL記述5とシミュレーション用記述6とを得る。 - 特許庁
To provide a means for analyzing a stress distribution in a cellular structure caused by its internal temperature distribution and external pressure, which can be realized by using a general-purpose computer software and a hardware, without carrying out simulation tests nor investing a large amount of money.例文帳に追加
模擬の試験によらないで、高額な投資を伴うことなく、汎用のコンピュータソフトウエア及びハードウエアの利用によって、実現することが可能な、セル構造体の内部温度分布乃至外部圧力に対する応力分布の解析手段を提供すること。 - 特許庁
The hardware part described functions of a processor 10 by basic instruction processor description 2, exclusive instruction processor description 3 and flexible interface description 4 by using a high-level language and obtains RTL (register transfer language) description 5 and description 6 for simulation by compositing operations of the descriptions.例文帳に追加
ハードウエア部分は、高級言語を用いて、基本命令プロセッサ記述2と、専用命令プロセッサ記述3と、フレキシブルインタフェース記述4とでプロセッサ10の機能を記述し、それを動作合成してRTL記述5とシミュレーション用記述6とを得る。 - 特許庁
To provide an analysis method feasible by use of a general-purpose computer software and hardware without depending on a simulation test or requiring any expensive investment for analyzing an internal temperature distribution and a stress distribution to an external pressure in a cell structure.例文帳に追加
模擬の試験によらないで、高額な投資を伴うことなく、汎用のコンピュータソフトウエア及びハードウエアの利用によって、実現することが可能な、セル構造体の内部温度分布乃至外部圧力に対する応力分布の解析手段を提供すること。 - 特許庁
Waveform data 13 are prepared from the logical data 10 of a semiconductor integrated circuit prepared by a hardware description language and test pattern data 11 by using logical simulation and check item information 18 is prepared from the waveform data 13 and information inputted from a user specification part 15.例文帳に追加
ハードウェア記述言語にて作成した半導体集積回路の論理データ10とテストパターンデータ11より論理シミュレーションにて波形データ13を作成し、この波形データ13とユーザ指定部15にて与えた情報より、チェック項目情報18を生成する。 - 特許庁
In this simulation device in which communication on a bus is described in system description language by a transaction level to be executed by transaction, when the sequences of transaction are changed on the bus, information related with transaction whose sequences are changed is set as attribute information which is not mapped in hardware in the transaction, and the attribute information which is not mapped to the set hardware is recorded as history information.例文帳に追加
システム記述言語によりバス上の通信をトランザクションにより行うトランザクションレベルで記述されたシミュレーション装置において、バス上でトランザクションの順序が入れ替わった場合に、該順序が入れ替わったトランザクションに関する情報をハードウェアにマッピングされないアトリビュート情報としてトランザクションに設定し、設定されたハードウェアにマッピングされないアトリビュート情報を履歴情報として記録する。 - 特許庁
A step of a top module necessary for generating hardware logic simulation includes a step for converting an original unit test into an expansion unit test, and a step for generating an input pattern file by performing a unit test to the wrapper class by the expansion unit test.例文帳に追加
さらにハードウエアロジックシュミレーション発生に必要とするトップモジュールのステップは、オリジナルユニットテストを拡充ユニットテストに転換するステップ、拡充ユニットテストはラッパークラス(wrapper class)に対してユニットテストを行い入力パターンファイルを発生するステップを含む。 - 特許庁
A software model of the SoC device is operated according to a test program having made the trouble occur in the hardware model simulation, and memory access, an update wait of a memory, register access, and an update wait of a register occurring in a process of the operation are recorded in a log in order of the occurrence while each of them is converted into an RTL (Register Transfer Logic).例文帳に追加
ハードウェアモデルシミュレーションにて不具合を発生させたテストプログラムにしたがって、そのSoCデバイスのソフトウェアモデルを動作させ、その動作の過程で発生するメモリアクセス、メモリの更新待ち、レジスタアクセス、およびレジスタの更新待ちの各々をRTLに変換しつつその発生順にログに記録する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|