「input/output buffer」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

Replica output buffers 120, 121 having the same input output characteristic as that of an output buffer 180 respond to a leading of a TEST signal generated by a test pulse generating circuit 110, raises an output signal at a slew rate in response to a voltage of an SL_SET signal and falls down the output signal at a slew rate in response to a voltage of a CNT signal.例文帳に追加

出力バッファ１８０と同一の入出力特性を有するレプリカ出力バッファ１２０、１２１は、テストパルス生成回路１１０が生成したＴＥＳＴ信号の立ち上がりに応答し、ＳＬ＿ＳＥＴ信号の電圧に応じたスルーレートで出力信号を立ち上げ、ＣＮＴ信号の電圧に応じたスルーレートで出力信号を立ち下げる。 - 特許庁

A drain of an output EFT 11 in an open drain structure activated by a CPU 13 in an IC is connected to a display output port 10 to an LED 2 that displays internal information of the IC 1, and then a voltage Vds of a port 10 can be monitored by the CPU 13 through a buffer circuit 12, where the port 10 can be made an input-output port structure.例文帳に追加

ＩＣ１のＣＰＵ１３により駆動されるオープンドレイン構成の出力ＦＥＴ１１のドレインを、ＩＣ１の内部情報を表示するＬＥＤ２への表示出力用ポート１０に接続し、さらにＣＰＵ１３がバッファ回路１２を介してポート１０の電圧Ｖdsを監視できるようにし、ポート１０を入出力ポート構成とする。 - 特許庁

The FIFO control circuit is provided with a control means for specifying a plurality of memory areas to be used as the FIFO buffer by an area designating means, and for holding address information for read access and write access for each specified memory area by an address pointer means, and for FIFO operating the prescribed memory area, by using the address pointer means, in response to the request from the input/output circuit.例文帳に追加

ＦＩＦＯ制御回路は、ＦＩＦＯバッファとして利用する複数のメモリ領域をエリア指定手段で規定し、規定されるメモリ領域毎にリードアクセス及びライトアクセスのためのアドレス情報をアドレスポインタ手段で保持し、入出力回路からの要求に応答して、所定のメモリ領域を、前記アドレスポインタ手段を用いて、ＦＩＦＯ動作させる制御手段と、を含む。 - 特許庁

In the image compander which inputs image data or outputs compressed code data in compressing and expanding an image, the data to be inputted or outputted are expressed by using a frame descriptor and a buffer descriptor, and these descriptors are applied to a DMA (direct memory access) controller 4, thereby automatically adjusting input/output of the data into/from an image compander circuit 2.例文帳に追加

画像の圧縮伸張を行う際にイメージデータの入力または圧縮コードデータの出力をおこなう画像圧縮伸張装置において、この入力または出力のデータをフレームディスクリプタおよびバッファディスクリプタを用いて表現し、これらのディスクリプタをＤＭＡコントローラ４へ適用することによって、自動的に画像圧縮伸張回路２へのデータ入出力を調整する。 - 特許庁

An input/output buffer 80 of the synchronous semiconductor memory device 100 receives a test mode signal from a control circuit 410, takes in data from a terminal 421 synchronizing with a clock signal CLK, writes it in a memory array 60, and outputs read-out data from the memory array 60 to the terminal 421 synchronizing with an internal data strobe signal from a DQS signal generating circuit 70.例文帳に追加

同期型半導体記憶装置１００の入出力バッファ８０は、コントロール回路４１０からのテストモード信号を受けてクロック信号ＣＬＫに同期して端子４２１からデータを取込み、メモリアレイ６０に書込むとともに、メモリアレイ６０からの読出データをＤＱＳ信号発生回路７０からの内部データストローブ信号に同期して端子４２１へ出力する。 - 特許庁