「input/output buffer」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

An open system file input/output means 41 acquires the command in the command I/O buffer indicated by the instruction in the channel program with the inter-OS data transfer means 3 and executes the system-provided function corresponding to the command.例文帳に追加

オープン系ファイル用入出力手段41は、チャネルプログラム中の指令が指し示す上記コマンド用I/O バッファ中のコマンドを、OS間データ転送手段３を用いて取得し、そのコマンドに対応するシステム提供関数を実行する。 - 特許庁

Data transferred to the data line pairs DBa and DBb are alternately transferred to a data line pair RDB by transfer gates 50 and 51 for every one period of the clock CLK, amplified by a read-amplifier 25 and outputted to an input output buffer 27.例文帳に追加

データ線対ＤＢａ，ＤＢｂに転送されたデータはトランスファゲート５０，５１によってクロックＣＬＫの１周期ごとに交互にデータ線対ＲＤＢに転送され、リードアンプ２５によって増幅され入出力バッファ２７へ出力される。 - 特許庁

When the CPU gains access to a peripheral device connected to the high order 16-bit side of the data bus, the state of each buffer is on-off controlled according to a bus control signal, to thereby replace the high order 16-bit side of the input/output data with the low order 16-bit side thereof.例文帳に追加

ＣＰＵがデータバスの上位１６ビット側に接続された周辺デバイスにアクセスするとき、バス制御信号により各バッファの状態をオンオフ制御し、入出力データの上位１６ビット側と下位１６ビット側とを入れ換える。 - 特許庁

The semiconductor integrated circuit device is provided in which a buffer ring cell formed between the microcell and an input/output circuit close thereto is connected to signal wiring extended over a region where the microcell is formed.例文帳に追加

本発明による半導体集積回路装置は、マクロセルが形成されている領域上を通過するように伸長している信号配線に、当該マクロセルとこれに近接する入出力回路との間に形成されたバッファリングセルが接続されている。 - 特許庁

Data transferred to the pair of data line DBa, DBb are transferred alternately to a pair of data line RDB for each one period of the clock CLK by transfer gates 50, 51, amplified by a read-amplifier 25 and outputted to an input/output buffer 27.例文帳に追加

データ線対ＤＢａ，ＤＢｂに転送されたデータはトランスファゲート５０，５１によってクロックＣＬＫの１周期ごとに交互にデータ線対ＲＤＢに転送され、リードアンプ２５によって増幅され入出力バッファ２７へ出力される。 - 特許庁

A video signal for one horizontal scan period written in a write buffer memory 3 is read by a control signal of a memory input/output control circuit 9 in a frequency which is three times as high as that of an input video signal and written to a one-port memory 2.例文帳に追加

書き込みバッファメモリ３へ書き込まれた１水平走査期間分の映像信号は、メモリ入出力制御回路９の制御信号により、入力映像信号の３倍の周波数で読み出されて１ポートメモリ２へ書き込まれる。 - 特許庁

The input buffer is driven by a data input/output supply voltage at the same level as an input signal and transfers the input signal to an output signal or generates an output signal by comparing the input signal with a reference voltage.例文帳に追加

入力バッファは、入力信号と同一のレベルであるデータ入出力電源電圧により駆動され、入力信号を出力信号に伝達するか、または入力信号と基準電圧とを比較して出力信号を発生する。 - 特許庁

A delay circuit 30 delays data or a secondary function signal, selected by a selector 16 by a preset time in an output mode and the delayed data or signal is outputted to an input/output terminal 18 via an output buffer 17a or 17b.例文帳に追加

出力モード時、セレクタ１６で選択されたデータまたは２次機能信号は、遅延回路３０で予め設定された時間だけ遅延させられ、出力バッファ１７ａまたは１７ｂを介して入出力端子１８に出力される。 - 特許庁

The output buffer 9 includes an input terminal, connected to the TxFault output terminal (b), and an output terminal which is pulled up to a predetermined voltage and connected to the TxDisable input terminal (a), and is connected to the external supervisory control signal input/output terminal (g).例文帳に追加

出力用バッファ９は、TxFault出力端子ｂと接続された入力端子と、所定の電圧にプルアップされTxDisable入力端子ａに接続されると共に、外部監視制御信号入出力端子ｇと接続された出力端子とを備える。 - 特許庁

To provide a liquid crystal display device integrated type memory capable of tinning the main body of a computer and capable of reducing the manufacturing cost of a memory and, moreover, capable of being used suitably as buffer of various input/output data as well, and a computer which is mounted with the memory.例文帳に追加

コンピュータ本体の薄型化を図り、メモリの製造コストを低減することができ、さらに各種入出力データのバッファとしても好適に使用できる液晶表示装置一体型メモリおよびこれを搭載したコンピュータを提供する。 - 特許庁

Transfer gates 50 and 51 alternately transfer data transferred to the pair of data lines DBa and DBb to a data line pair RDB in each cycle of the clock CLK, and the data are amplified by a read amplifier 25 and outputted to an input-output buffer 27.例文帳に追加

データ線対ＤＢａ，ＤＢｂに転送されたデータはトランスファゲート５０，５１によってクロックＣＬＫの１周期ごとに交互にデータ線対ＲＤＢに転送され、リードアンプ２５によって増幅され入出力バッファ２７へ出力される。 - 特許庁

An audio/video reproducing device 10 provided with a function for receiving audio/video data from external equipment 20 and reproduction-outputting, is provided with buffer means 12a, 12b outputting successively the data while accumulating successively the data when audio/video data are received and reproduction-output, and a control means 11 controlling input/output of the data for this buffer means.例文帳に追加

外部機器２０からオーディオ／ビデオデータを受信して再生出力する機能を備えたオーディオ／ビデオ再生装置１０は、オーディオ／ビデオデータの受信及び再生出力に際し当該データを逐次蓄積しながら逐次出力するバッファ手段１２ａ，１２ｂと、このバッファ手段に対しデータの入出力を制御する制御手段１１を備える。 - 特許庁

The transmitter-receiver disclosed herein employs a local oscillation circuit 3 that uses a first buffer amplifier 2 and a second buffer amplifier 4 whose saturation input/output characteristics differ from those of a frequency synthesizer 1 of the transmitter-receiver and transmits a signal in a constant output level even when the output level of the frequency synthesizer 1 changes due to frequency or temperature fluctuation, and is stably operated.例文帳に追加

送受信装置の周波数シンセサイザ１と異なる飽和入出力特性を持つ第１のバッファアンプ２と第２のバッファアンプ４を用いて、周波数シンセサイザ１の出力レベルが周波数や温度によって変化しても出力が一定となる信号を送出するローカル発振回路３を用いて安定に動作する送受信装置を提供する。 - 特許庁

A mode set control circuit 56 controls an input/output buffer 54 in accordance with the control signal SE based on a trigger signal TR indicating finish of operation based on an operation command, and connects a mode set value control circuit 56 to any of registers 26, 28, 30.例文帳に追加

動作コマンドに基づく動作の終了を示すトリガ信号ＴＲに基づき、モード設定制御回路５６は制御信号ＳＥに応じて入出力バッファ５４を制御し、レジスタ２６，２８，３０のいずれかにモード設定値記憶部５８を接続する。 - 特許庁

Therefore, at the time of read-out/write-in operation of banks 400, 401 arranged at a position being far from a data input/output buffer 412, a waveform having steep tilt of pre-charge is obtained, not only high speed data processing operation can be secured, but data loss can be prevented.例文帳に追加

したがって、データ入出力バッファから遠く位置されたバンクの読み出し／書き込み動作の際、急なプリチャージ傾きを有する波形が得られて高速のデータ処理動作を確保することができるだけでなく、データ損失を防止することができる。 - 特許庁

A power supply generating circuit 16 of an input output buffer includes: a transistor Pt 10 connected to a high level power supply VDE; a transistor Nt 13 connected to a low level power supply VSS; and a protection circuit 21 connected between both the transistors Pt 10, Nt 13.例文帳に追加

入出力バッファの電源作成回路１６は、高電位電源ＶＤＥに接続されたトランジスタＰｔ１０と、低電位電源ＶＳＳに接続されたトランジスタＮｔ１３と、両トランジスタＰｔ１０，Ｎｔ１３の間に接続された保護回路２１を備えている。 - 特許庁

To provide a plant data input/output device, which can sufficiently secure the reliability of a transmitting/receiving buffer memory with a simple configuration even without adding a redundant bit or the like for a parity check and further, does not increase the memory capacity for normality confirmation.例文帳に追加

パリティチェックのために冗長ビットなどを付加しなくても、簡単な構成でもって送受信バッファメモリの信頼性を十分に確保することができ、しかも、健全性確認のためのメモリ容量を増加させることがないプラント入出力装置を提供する。 - 特許庁

The data transfer device holds single transfer data in the buffer 108 to a single transfer request from the image processor 2 and a burst transfer request from the image input/output device 3, and controls a selector 107 and a selector 109 so that burst transfer to the memory 4 is performed.例文帳に追加

画像処理装置２からのシングル転送要求と、画像入出力装置３からのバースト転送要求に対し、バッファ１０８にシングル転送データを保持するとともに、メモリ４へのバースト転送を行うようセレクタ１０７、セレクタ１０９を制御する。 - 特許庁

In the semiconductor integrated circuit which is connected to a memory through the intermediary of a bus that is used by the other circuits in common, a switching device intercepting the propagation of signals is provided to buffer circuits BUFI and BUFO which are provided to each of input/output terminals T1 to Tn connected to the bus.例文帳に追加

他の回路と共通のバスを介してメモリに接続される半導体集積回路において、バスと接続される入出力端子Ｔ１〜Ｔｎごとに設けられたバッファ回路ＢＵＦＩ、ＢＵＦＯに、信号の伝搬を遮断するスイッチ素子を設ける。 - 特許庁

This semiconductor memory has plural main data lines connected between a block sense amplifier array for transmitting data and a data output buffer, and takes plural cell data read out from plural memory cells in advance corresponding to one input/output port.例文帳に追加

本発明は、データ伝送のためブロックセンスアンプアレイとデータ出力バッファとの間に連結された複数のメインデータラインを持ち、一つの入出力ポートに対応して複数のメモリセルからリーとされた複数個のセルデータを先取る半導体メモリ装置に関する。 - 特許庁

Then, it reflects only normal operation results of a starting system to a standby system by transferring input-output information stored in the buffer 3a so far to the processor system of the standby system when the timer 3b detecting a fault such as program runaway is cleared normally.例文帳に追加

そして、プログラム暴走等の障害を検出するウォッチ・ドッグ・タイマ３ｂが正常にクリアされた時点で、それまでにバッファ３ａに蓄えられた入出力情報を待機系のプロセッサシステムに転送することによって、起動系の正常動作結果のみを待機系に反映する。 - 特許庁

A control circuit temporarily suspends the recording (reproduction), when a data residence residue determined based on a difference between a data position at which data is transmitted to a circuit on a data input/output side on a buffer and a data position at which data is transmitted to a disk drive dips from (exceeds) a preset threshold in recording (reproduction).例文帳に追加

制御回路は、バッファ上においてデータ入出力側の回路とデータ転送するデータ位置とディスクドライブとデータ転送するデータ位置との差から求まるデータ滞留残量が記録（再生）時に予め設定した閾値を下（上）回ったとき記録（再生）を一時中断する。 - 特許庁

Consequently, the probing carried out for the pads only for probing and the double use pads provided in the periphery of the semiconductor chip will be sufficient, and even when the pads only for bonding are arranged on the input/output buffer etc., no problem occurs even if many times of probing inspections are carried out.例文帳に追加

これにより、半導体チップの周辺部に設けられたプロービング専用パッド及び兼用パッドに対してプロービングを行えば足りるようになり、ボンディング専用パッドは入出力バッファ上等に配置しても、多数回のプロービングに対しても不都合が生じる懸念が解消される。 - 特許庁

When a delayed decision signal F as a delayed signal of the decision signal D by a decision delay means 11 is in a state of representing nonconformity, and output buffer 12 is brought into a conducting state, and a defective information signal E is outputted to the outside from an input/output terminal 2A for inputting the expected value signal B.例文帳に追加

判定信号Ｄを判定遅延手段１１で遅延させた遅延判定信号Ｆが不一致を示す状態になると、出力バッファ１２を導通状態とし、不良情報信号Ｅを期待値信号Ｂを入力する入出力端子２Ａから外部出力する。 - 特許庁

To provide a semiconductor device preventing destruction of an input/ output buffer caused by collision of data, even if any one of the control terminal of output control breaks down in a test performed by connecting plural semiconductor devices incorporating plural semiconductor elements where output data terminals are shaved.例文帳に追加

データの出力端子が共通な複数の半導体素子を内蔵する半導体装置を複数接続して行うテストで、いずれかの出力制御の制御端子が故障しても、データの衝突による入出力バッファの破壊を防止する半導体装置を提供する。 - 特許庁

The device is provided with a switch circuit 112 controlled by the coincidence-detection output, switching the data corresponding to the defective address in a sense amplifier circuit 104 to the data selected by the set number in the redundant sense amplifier circuit 105, and connecting it to a data input/output buffer 113.例文帳に追加

その一致検出出力により制御されてセンスアンプ回路１０４の中の不良アドレス対応のものと冗長センスアンプ回路１０５のなかのセット番号により選択されたものとを切り換えてデータ入出力バッファ１１３に接続するスイッチ回路１１２を備える。 - 特許庁

In a semiconductor integrated circuit device 4 for use in a battery monitoring module 3, an MCU 10 has an I2C control block 12 for controlling serial communications such as the I2C, and an analog front-end 11 has an input/output buffer 13 serving as an interface of the I2C control block 12.例文帳に追加

バッテリ監視モジュール３に用いられる半導体集積回路装置４において、ＭＣＵ１０には、Ｉ２Ｃなどのシリアル通信の制御を行うＩ２Ｃ制御ブロック１２を有しており、アナログフロントエンド１１は、Ｉ２Ｃ制御ブロック１２のインタフェースとなる入出力バッファ１３を有している。 - 特許庁

The video recorder is configured such that a 1st storage reproduction device 14, a 2nd storage reproduction device 17, a buffer memory 15, an encoder 11, a decoder 16, and a microcomputer 300 are connected to a bridge 12 and a mixing device 100 and a switcher 400 freely control an input/output of the encoder 11 and the decoder 16.例文帳に追加

ブリッジ１２に対して第1の記憶再生装置１４、第2の記憶再生措置１７、バッファメモリ１５、エンコーダ１１、デコーダ１６マイクロコンピュータ３００を接続し、ミキシング装置１００とスイッチャ−４００により、エンコーダ１１、デコーダ１６の入出力を自在に制御する構成である。 - 特許庁

Then, in the control LSI 1, a selector 11 for switching output signals g1 from the internal circuit 14 of the control LSI 1 to the memory 8 for the data storage and the signals i1 inputted from external input/output signals d1 through an interface buffer 3 is provided.例文帳に追加

このセレクタ１１により、制御ＬＳＩ１が選択されている動作モード時には、メモリ８は、その制御ＬＳＩ１が使用し、またメモリを内蔵していないその他の制御ＬＳＩ２が選択されている動作モード時には、制御ＬＳＩ１の外部端子には、メモリ８の信号が割り付けられる。 - 特許庁

The digital broadcasting receiving terminal includes: a comparison part for determining a transfer delay from a data input/output amount into/from a transmitting buffer; a reduction part for reducing the data amount of the data to be transferred; and a reduction method decision part having a reduction policy table which reduces the data amount for each type of the data.例文帳に追加

デジタル放送受信端末は、送信用バッファに対するデータ入出力量から転送遅延の判定をおこなう比較部、転送するデータのデータ量を削減する削減部、データの種類ごとにデータ量を削減する削減ポリシーテーブルを有する削減方法決定部を含む。 - 特許庁

When the non-activation control signal is inputted to the pad 30 for activation/ deactivation control, the source electrode and the drain electrode of a transistor 61 are made conductive, a signal inputted from the pad 7 for data input/output control is not inputted to an internal circuit 44 arranged at more inner part than an input buffer circuit 60.例文帳に追加

非活性制御信号が活性／非活性制御用パッド３０に入力されると、トランジスタ６１のソース電極とドレイン電極とが導通して、データ入力出力制御用パッド７から入力される信号が、入力バッファ回路６０よりも内部にある内部回路４４に入力されないようになる。 - 特許庁

To reduce the capacity of a buffer memory and to execute a sufficient number of times of retry by setting the total number of times of retry with respect to a series of input/output requests in a disk control system where a disk controller and a disk device are connected through a bus for disk interface such as IDE and SCSI.例文帳に追加

ディスク制御装置とディスク装置とをＩＤＥやＳＣＳＩ等のディスクインタフェース用バスを介して接続してなるディスク制御システムにおいて、一連の入出力要求に対してリトライ回数の総数を設定することで、バッファメモリの容量の低減化を図るとともに、リトライを充分な回数行なえるようにする。 - 特許庁

The VCCA system circuit part 1 is provided with an input-output terminal PadA, an inverter INV1, an inverter INV4, a latch circuit LATCH1, an output buffer circuit SBUFF2, a delay circuit DIN3, a delay circuit DIN4, a two-input NAND circuit NAND2, and a two-input NOR circuit NOR2.例文帳に追加

ＶＣＣＡ系回路部１には入出力端子ＰａｄＡ、インバータＩＮＶ１、インバータＩＮＶ４、ラッチ回路ＬＡＴＣＨ１、出力バッファ回路ＳＢＵＦＦ２、遅延回路ＤＩＮ３、遅延回路ＤＩＮ４、２入力ＮＡＮＤ回路ＮＡＮＤ２、及び２入力ＮＯＲ回路ＮＯＲ２が設けられる。 - 特許庁

METHOD, COMPUTER PROGRAM AND APPARATUS FOR MANAGING ADDRESS TRANSLATION FOR ACCESS TO BUFFER DATA STRUCTURE USED IN NETWORK DEVICE DRIVER TO COMMUNICATE WITH NETWORK INPUT/OUTPUT (I/O) ADAPTER IN DATA PROCESSING SYSTEM (APPARATUS AND METHOD FOR COMMUNICATING WITH NETWORK ADAPTER USING QUEUE DATA STRUCTURE AND CACHED ADDRESS TRANSLATION)例文帳に追加

データ処理システム内でネットワーク入出力（Ｉ／Ｏ）アダプタと通信するためにネットワーク・デバイス・ドライバによって使用されるバッファ・データ構造にアクセスするためのアドレス変換を管理するための方法、コンピュータ・プログラム、および装置（キュー・データ構造およびキャッシュされたアドレス変換を使用してネットワーク・アダプタと通信するための装置および方法） - 特許庁

The nonvolatile semiconductor memory device has a memory cell array 1 using electrically rewritable NAND cells, a column decoder 4, a bit line control circuit 2, a word line control circuit 6, and a data input/output buffer 4, wherein previous writing and confirmation reading are performed after batch erasing of data to put erased memory cells into a desired threshold-value range.例文帳に追加

電気的書き換え可能なＮＡＮＤ型セルを用いたメモリセルアレイ１、カラムデコーダ４、ビット線制御回路２、ワード線制御回路６、データ入出力バッファ４を有し、データの一括消去後に事前書き込みと確認読み出しを行って消去されたメモリセルを、所望のしきい値範囲に追い込むようにした。 - 特許庁

The input/output device 1 is provided with a general-purpose interface control circuit 11, a serial interface control circuit 12, a memory 13, an interrupt control circuit 14, a data picking mode detection circuit 15, a data picking mode set switch 16, a display element 17, an MPU 20, a data buffer 23, and a lower interface control circuit 24.例文帳に追加

また、入出力装置１は、汎用インターフェイス制御回路１１，シリアルインターフェイス制御回路１２，メモリ１３，割り込み制御回路１４，データ採取モード検出回路１５，データ採取モード設定スイッチ１６，表示素子１７，ＭＰＵ２０，データバッファ２３及び下位インターフェイス制御回路２４を具備している。 - 特許庁

An output buffer 21 comprises transistors TP1 and TN1 connected between a power line and a ground line, and a resistor R1 connected between a node n1 and an input/output terminal 23.例文帳に追加

出力バッファ２１は、電源−グランド間に接続されたトランジスタＴＰ１，ＴＮ１と、ノードｎ１と入出力端子２３との間に接続された抵抗素子Ｒ１とを備え、出力バッファ２２は、電源−グランド間に接続されたトランジスタＴＰ２，ＴＮ２と、ノードｎ２と入出力端子２３との間に接続された抵抗素子Ｒ２とを備えている。 - 特許庁

To provide an input/output buffer circuit which stops supplying power to a portion or the whole of a circuit not in operation and reduces the power consumption for a semiconductor device which operates with power having a higher voltage than its power.例文帳に追加

自分自身の電源の電圧よりも高い電圧の電源で動作する半導体装置と混在して用いられる可能性のある半導体装置において、動作していない回路の一部もしくは全部に対して電源の供給を停止し、その消費電力を削減することができる入出力バッファ回路を提供する。 - 特許庁

To provide a semiconductor integrated circuit which meets the current needs for high integration and high speed of the circuit and which can effectively prevent a malfunction of an internal circuit caused by simultaneous operation switching noise that occurs when a plurality of output buffer circuits in an input-output circuit simultaneously operate.例文帳に追加

近年の高集積化、高速化が要求される半導体集積回路においても、入出力回路における複数の出力バッファ回路が同時に動作することにより発生する同時動作スイッチングノイズに起因する内部回路の誤動作を効果的に防止することが可能な半導体集積回路を提供する。 - 特許庁

To provide a recording apparatus and a recording method for decreasing the capacity of a buffer memory even when a video data recorder having an interface with e.g., a computer adopts the recording apparatus and the recording method is configured to input/output the data to/from the computer so as to enhance the affinity with the computer.例文帳に追加

記録装置及び記録方法に関し、例えばコンピュータとの間のインターフェースを有するビデオデータの記録装置に適用して、コンピュータとの間でもデータを入出力できるように構成してコンピュータとの親和性を高める場合でも、バッファメモリの容量を小さくすることができるようにする。 - 特許庁

In the semiconductor integrated circuit device to which three kinds of power supply voltages are supplied, the thickness of the gate oxide film of all MOS transistors of an input/output buffer 7 operating with a power supply voltage VCC3 (approx. 1.8 V) is the same as that of a transistor suitable for use of a power supply voltage VCC 2 (approx. 3.2 V).例文帳に追加

３種類の電源電圧が供給される半導体集積回路装置において、電源電圧ＶＣＣ３（約１．８Ｖ）により動作する入出力バッファ部７のすべてのＭＯＳトランジスタのゲート酸化膜厚が、電源電圧ＶＣＣ２（約３．２Ｖ）の使用に合わせたトランジスタと同じ膜厚となっている。 - 特許庁

In a distributed processing system where plural processors 22a to 22c are connected through a network 21 and the plural processors execute a series of processings, the arbitrary processor 22a has a picture buffer storing program executed by the other processors 22b and 22c and input/output data to a terminal 24a.例文帳に追加

本発明は、ネットワーク２１を介して複数のプロセッサ２２ａ〜２２ｃが接続され、複数のプロセッサにより一連の処理を実行する分散処理システムにおいて、任意のプロセッサ２２ａが、他のプロセッサ２２ｂ、２２ｃで実行中のプログラムおよびターミナル２４ａへの入出力データを格納する画面バッファを有するものである。 - 特許庁

This logic analyzer incorporated type electronic component has: an application circuit 29 having a prescribed function incorporated in a package such as a CPU, a damping resistor or a bus buffer; and a logic analyzer 20 incorporated in the package, taking in the input/output signal to the application circuit 29 in prescribed timing, and storing it.例文帳に追加

本発明は、ＣＰＵやダンピング抵抗、バスバッファ等、パッケージ内に組み込まれた所定機能を有するアプリケーション回路２９と、このパッケージ内に組み込まれ、アプリケーション回路２９に対する入出力信号を所定のタイミングで取り込んで蓄積するロジックアナライザ２０とを備えるロジックアナライザ内蔵型電子部品である。 - 特許庁

The VCCB system circuit part 2 is provided with an input-output terminal PadB, an inverter INV2, an inverter INV3, a latch circuit LATCH2, an output buffer circuit SBUFF1, a delay circuit DIN1, a delay circuit DIN2, a two-input NAND circuit NAND1, and a two-input NOR circuit NOR1.例文帳に追加

ＶＣＣＢ系回路部２には入出力端子ＰａｄＢ、インバータＩＮＶ２、インバータＩＮＶ３、ラッチ回路ＬＡＴＣＨ２、出力バッファ回路ＳＢＵＦＦ１、遅延回路ＤＩＮ１、遅延回路ＤＩＮ２、２入力ＮＡＮＤ回路ＮＡＮＤ１、及び２入力ＮＯＲ回路ＮＯＲ１が設けられる。 - 特許庁

The controller 8 outputs TxFault, from the TxFault output terminal (b) to the output buffer 11; outputs a shutdown signal to the APC circuit 7 based upon input to the TxDisable input terminal (a); and outputs the TxFault to the external supervisory control signal input/output terminal (g), when a monitor value of a bias current exceeds a shutdown threshold.例文帳に追加

コントローラ８は、バイアス電流のモニタ値がシャットダウン閾値を超えた場合に、TxFault出力端子ｂから出力用バッファ１１にTxFaultを出力し、TxDisable入力端子ａへの入力に基づいてＡＰＣ回路７へシャットダウン信号を出力すると共に、TxFaultを外部監視制御信号入出力端子ｇへ出力させる。 - 特許庁