1153万例文収録!

「input/output buffer」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > input/output bufferの意味・解説 > input/output bufferに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

input/output bufferの部分一致の例文一覧と使い方

該当件数 : 256



例文

INPUT OUTPUT BUFFER CIRCUIT例文帳に追加

入出力バッファ回路 - 特許庁

an input [output] buffer 例文帳に追加

入力[出力]バッファー - 研究社 英和コンピューター用語辞典

INPUT/OUTPUT BUFFER CIRCUIT DEVICE例文帳に追加

入出力バッファ回路装置 - 特許庁

INPUT OUTPUT BUFFER, INPUT BUFFER, AND OUTPUT BUFFER例文帳に追加

入出力バッファ、入力バッファ及び出力バッファ - 特許庁

例文

DATA INPUT/OUTPUT BUFFER CONTROL CIRCUIT例文帳に追加

デ—タ入出力バッファ制御回路 - 特許庁


例文

OUTPUT BUFFER CIRCUIT AND INPUT/OUTPUT BUFFER CIRCUIT例文帳に追加

出力バッファ回路及び入出力バッファ回路 - 特許庁

OUTPUT BUFFER CIRCUIT AND INPUT/OUTPUT BUFFER CIRCUIT例文帳に追加

出力バッファ回路および入出力バッファ回路 - 特許庁

OUTPUT BUFFER CIRCUIT AND INPUT/OUTPUT BUFFER CIRCUIT例文帳に追加

出力バッファ回路、および入出力バッファ回路 - 特許庁

INPUT/OUTPUT BUFFER AND INTEGRATED CIRCUIT例文帳に追加

入出力バッファ及び集積回路 - 特許庁

例文

INPUT BUFFER CIRCUIT, OUTPUT BUFFER CIRCUIT, AND INPUT/ OUTPUT BUFFER CIRCUIT例文帳に追加

入力バッファ回路、出力バッファ回路および入出力バッファ回路 - 特許庁

例文

INPUT/OUTPUT BUFFER CELL AND LAYOUT METHOD THEREFOR例文帳に追加

入出力バッファセルおよびそのレイアウト方法 - 特許庁

DATA INPUT/OUTPUT BUFFER AND SEMICONDUCTOR MEMORY DEVICE USING THE BUFFER例文帳に追加

データ入出力バッファ及びこれを用いた半導体メモリ装置 - 特許庁

OUTPUT BUFFER CIRCUIT, INPUT/OUTPUT BUFFER CIRCUIT, AND SEMICONDUCTOR DEVICE例文帳に追加

出力バッファ回路、入出力バッファ回路及び半導体装置 - 特許庁

INPUT/OUTPUT BUFFER DECREASING RING BACK EFFECT例文帳に追加

リングバック効果を減少させる入出力バッファ - 特許庁

INPUT/OUTPUT BUFFER FOR REDUCING SKEW, AND ITS OPERATION METHOD例文帳に追加

スキューを減少させる入出力バッファ及び動作方法 - 特許庁

INPUT/OUTPUT BUFFER FOR PROVIDING ANALOG/DIGITAL INPUT MODE例文帳に追加

アナログ/デジタル入力モードを提供する入出力バッファ - 特許庁

A normal output buffer 32 is arranged to input/output pin DQ1-DQ3.例文帳に追加

入出力ピンDQ1〜DQ3には、通常の出力バッファ32を配置する。 - 特許庁

INPUT/OUTPUT BUFFER FOR SEMICONDUCTOR INTEGRATED CIRCUIT COMPATIBLE WITH MULTI-POWER SUPPLY例文帳に追加

多電源対応の半導体集積回路用入出力バッファ - 特許庁

This input/output buffer is characterized in provision of a variable resistor that is connected between an input terminal and a point receiving a system voltage of the input/output buffer.例文帳に追加

入出力バッファのシステム電圧と入力端子の間に接続されている可変抵抗器の提供に特徴づけられる。 - 特許庁

Two clock signals generated by a tester are formed in an input/ output buffer arrangement area 3 through input/output pads 5b, 5c, and sent to a function buffer 7b having an input/output buffer and a clock synthesizing circuit.例文帳に追加

テスタから発生する2つのクロック信号は、入出力パッド5b、5cを介して、入出力バッファ配置エリア3に形成され、入出力バッファとクロック合成回路を有する機能バッファ7bに送られる。 - 特許庁

To more appropriately perform input/output control of a buffer.例文帳に追加

バッファの入出力制御をより適切に行うことができるようにする。 - 特許庁

To provide an input/output buffer for providing an analog/digital input mode.例文帳に追加

アナログ/デジタル入力モードを提供する入出力バッファが開示される。 - 特許庁

A bidirectional input/output cell BIO provided with an output buffer BUFA; an input buffer BUFB; and an input/output terminal I/O is arranged.例文帳に追加

出力バッファBUFA、入力バッファBUFB及び入出力端子I/Oを備えた双方向入出力セルBIOが配置されている。 - 特許庁

The horizontal parity bit is fed to a buffer input output section 32 together with cell data and written in a cell buffer 18.例文帳に追加

水平パリティビットはセルデータと共にバッファ入出力部32に送られセルバッファ18に書き込まれる。 - 特許庁

To provide an output buffer circuit and input/output buffer circuit which have their leak currents reduced.例文帳に追加

リーク電流の低減化が図られた出力バッファ回路、および入出力バッファ回路を提供する。 - 特許庁

To perform a level test of an input/output buffer of a semiconductor device without bringing a probe into contact with each input/output pad.例文帳に追加

半導体装置の入出力バッファのレベルテストを、各入出力パッドにプローブを接触させることなく行う。 - 特許庁

A flash memory device is provided with a memory cell array, an input buffer part, an output driver part, a first page buffer part, a second page buffer part, a first data input/output part, and a second data input/output part.例文帳に追加

フラッシュメモリ装置は、メモリセルアレイ、入力バッファ部、出力ドライバ部、第1ページバッファ部、第2ページバッファ部、第1データ入出力部及び第2データ入出力部を備えてなる。 - 特許庁

MULTIPLE ADDRESS CELL CONTROL SYSTEM AND METHOD FOR INPUT OUTPUT BUFFER TYPE ATM SWITCH例文帳に追加

入出力バッファ型ATMスイッチの同報セル制御方式および方法 - 特許庁

BUFFER CONTROLLER, GENERAL PURPOSE PORT CONTROLLER, INPUT/OUTPUT SYSTEM AND INFORMATION PROCESSOR例文帳に追加

バッファ制御装置、汎用ポート制御装置、入出力システム、情報処理装置 - 特許庁

FRAME BUFFER DEVICE PROVIDED WITH DIGITAL IMAGE INPUT- OUTPUT AND IMAGE DISPLAY DEVICE例文帳に追加

デジタル画像入出力を備えるフレームバッファ装置および画像表示装置 - 特許庁

The computer 10 has a process executor 11, an instructing buffer 12, a converter 13 and an instruction input/output buffer 14.例文帳に追加

制御コンピュータ10は、処理実行部11,命令指示バッファ12、変換部13及び命令入出力バッファ14を有している。 - 特許庁

The bump electrode 4, which is connected directly to the input/output buffer circuit via the pad 2, is located in the vicinity of the input/output buffer circuit.例文帳に追加

パッド2を介在して入力/出力バッファ回路に電気的に接続されるバンプ電極4は、入力/出力バッファ回路の近傍上に設けられている。 - 特許庁

To provide an input/output buffer for reducing skew, and to provide its operation method.例文帳に追加

スキューを減少させる入出力バッファ及び動作方法を供給すること。 - 特許庁

To provide an input/output buffer circuit in which an unwanted current does not flow to an input/output terminal BUS in the input/output buffer circuit in which an input signal voltage VBUS higher than a power supply voltage VDD is inputted to the input/output terminal BUS.例文帳に追加

電源電圧VDDより高い入力信号電圧VBUSが入出力端子BUSに入力される入出力バッファ回路において、入出力端子BUSに不要電流が流れることがない入出力バッファ回路を提供すること - 特許庁

To prevent feedbacking from an input/output pad to an input buffer in read mode.例文帳に追加

読取りモード時に入出力パッドから入力バッファへフィードバックされないようにする。 - 特許庁

In a semiconductor device 3, input/output buffer circuits BF convert a voltage level.例文帳に追加

半導体装置3において、入出力バッファ回路BFは電圧レベルの変換を行なう。 - 特許庁

The memory devices also include a column decoder, a data register buffer unit, a row decoder, an erase control unit, and an input/output buffer unit.例文帳に追加

メモリデバイスは、列デコーダ、データレジスタバッファ部、行デコーダ、消去制御部、及び入力/出力バッファ部とを含んでいる。 - 特許庁

There are provided switches 4a, 4b on an input/output buffer BFa disposed in an input/output control section IOC serving to input/output signals via pins PN1 to PN8.例文帳に追加

各ピンPN1〜PN8を介した信号の入出力を司る入出力制御部IOC内の入出力バッファBFaにスイッチSW4a,SW4bを設ける。 - 特許庁

The input/output circuits are connected with the pads arranged at predetermined intervals on a semiconductor substrate, and have an input/output buffer or the like.例文帳に追加

入出力回路は、半導体基板に所定間隔を隔てて配置されたパッドに接続されており、入出力バッファ等を備える。 - 特許庁

The data input/output device 100 includes: a first buffer part 110; a second buffer part 120; and a path switching part 130.例文帳に追加

このデータ入出力装置100は、第1のバッファ部110と、第2のバッファ部120と、経路切替部130と、を備える。 - 特許庁

An input buffer 10 receives an input signal from the outside to an input-output port Pio.例文帳に追加

入力バッファ10は、外部からの入出力ポートPioへの入力信号を受ける。 - 特許庁

An input/output buffer control circuit 4 controls output states of input/output buffers OISO-OIS15 of SRAM chip SM based on a signal CEsB, a signal OEB, and a signal WEB.例文帳に追加

入出力バッファ制御回路4は、信号CEsBと、信号OEBと、信号WEBとに基づき、SRAMチップSMの入出力バッファOIS0〜OIS15の出力状態を制御する。 - 特許庁

An input/output buffer control circuit 3 controls output states of input/ output buffers OIFO-OIF15 of FLASH memory chip FM based on a signal CEfB, a signal OEB, and a signal WEB.例文帳に追加

入出力バッファ制御回路3は、信号CEfBと、信号OEBと、WEB信号とに基づき、FLASHメモリチップFMの入出力バッファOIF0〜OIF15の出力状態を制御する。 - 特許庁

In this video data management system, video data arrived from an encoder 3 via a network 2 are sequentially stored in an input output interface buffer 11a of an input output interface section 11.例文帳に追加

エンコーダ3からネットワーク2を介して到着するビデオデータは、入出力インタフェース部11の入出力インタフェースバッファ11aに順次格納される。 - 特許庁

METHOD AND DEVICE FOR INSERTING INPUT/OUTPUT BUFFER CELL IN BLOCK IN DESIGNING HIERARCHY OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路の階層設計におけるブロック内入出力バッファセル挿入方法及び装置 - 特許庁

A semiconductor integrated circuit possesses input/output buffer circuits which are directly connected to respective pads 2.例文帳に追加

半導体集積回路は、パッド2に直接接続される入力/出力バッファ回路を有している。 - 特許庁

To perform frequency conversion with a small buffer size for arbitrary input/output sampling frequencies Fin, Fout.例文帳に追加

任意の入出力サンプリング周波数Fin,Foutに対して、僅かなバッファサイズで周波数変換を行う。 - 特許庁

SEMICONDUCTOR DEVICE, OUTPUT CIRCUIT AND METHOD FOR CONTROLLING INPUT/OUTPUT BUFFER CIRCUIT IN SEMICONDUCTOR DEVICE例文帳に追加

半導体装置、出力回路、及び、半導体装置における入出力バッファ回路の制御方法 - 特許庁

The boundary scan cell (BS cell) is provided with a one-to-one correspondence to an input/output cell 100 between the input/output cell 50 formed by a pad P and an input/output buffer (I/O in the drawing) and an internal logic circuit 110.例文帳に追加

バウンダリスキャンセル(BSセル)は、パッドPや入出力バッファ(図中、I/O)からなる入出力セル50及び内部論理回路110間に、入出力セル100と1対1の対応関係で設けられている。 - 特許庁

例文

The random data input/output circuit receives data in units of sectors from the buffer memory or outputs the data in units of sectors to the buffer memory.例文帳に追加

ランダムデータ入出力回路は、バッファメモリからセクタ単位にデータを入力されるか、或いはバッファメモリにセクタ単位にデータを出力する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS