「input/output buffer」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

The polyphase filter is equipped with 1st and 2nd networks, including 1st and 2nd input/output terminals, buffer circuits, capacitors, and resistances.例文帳に追加

第１、第２の入出力端子、バッファ回路、容量、及び抵抗を含む第１と第２の回路網を備える。 - 特許庁

An output buffer 22 comprises transistors TP2 and TN2 connected between the power line and the ground line, and a resistor R2 connected between a node n2 and the input/output terminal 23.例文帳に追加

信号入力モードにおいて、出力バッファ２１，２２によって１つの終端回路を構成する。 - 特許庁

A plurality of write-in drivers are connected respectively to an input/output pad through a corresponding data input buffer.例文帳に追加

複数の書き込みドライバは対応するデータ入力バッファを通じて入出力パッドに各々連結される。 - 特許庁

The input-output buffer 27 outputs the data from the read amplifier 25 to the outside in one cycle of the clock CLK.例文帳に追加

入出力バッファ２７はリードアンプ２５からのデータをクロックＣＬＫの１周期で外部へ出力する。 - 特許庁

The input/output buffer 27 outputs data from the read-amplifier 25 to the out side with one period of the clock CLK.例文帳に追加

入出力バッファ２７はリードアンプ２５からのデータをクロックＣＬＫの１周期で外部へ出力する。 - 特許庁

To provide a data input/output circuit of a flash memory device which allows increasing the data input/output speed, and decreasing the page buffer size, by outputting and inputting data via dual data input/output nodes.例文帳に追加

デュアルデータ入出力ノードを介してデータが入出力されるようにすることにより、データの入出力速度を増加させ、ページバッファの大きさを減少させることが可能なフラッシュメモリ装置のデータ入出力回路を提供すること。 - 特許庁

A semiconductor memory device 1 includes a first memory 10 having a first buffer 12 that receives a first clock and performs input/output of data and a second memory 20 having a second buffer 22 that performs input/output of data.例文帳に追加

半導体記憶装置１は、第１のクロックを受け、かつデータの入出力を行う第１のバッファ１２を有する第１のメモリ１０と、データの入出力を行う第２のバッファ２２を有する第２のメモリ２０とを含む。 - 特許庁

A tri-state input/output buffer having small drive capacity and a test control circuit for controlling the entire test are provided in parallel at an input/output terminal under normal use of an integrated circuit.例文帳に追加

集積回路の通常使用されている入出力端子に、並列にドライブ能力の小さいトライステート入出力バッファーを設け、テスト全体を制御するテスト制御回路を設ける。 - 特許庁

To provide the ring buffer processor which can easily control a device, which stops input/output operation in synchronizing signal units, as an input/ output device.例文帳に追加

入出力装置が各同期信号単位に入出力動作・停止を行うような装置において容易に制御可能とするリングバッファデータ処理装置を提供することを目的とする。 - 特許庁

The circuit and the method selectively control the data width of a data input output buffer which is being operated to change the data input output width while a memory access operation is being progressed.例文帳に追加

メモリアクセス動作が進行する間に、データ入出力幅を変更させるために動作中のデータ入出力バッファのデータ幅を選択的に制御する回路及び方法である。 - 特許庁

Each input-output circuit is provided with an IO cell which is an input-output buffer and an IO pad, which is an electrode used for making the electrical exchanges with the outside.例文帳に追加

ここで、各々の入出力回路は、入出力バッファであるＩＯセルと、この半導体装置の外部との電気的な接続を行うための電極であるＩＯパッドとを備える。 - 特許庁

Output data of a logic circuit LGA is outputted to the input/output terminal I/O through the output buffer BUFA.例文帳に追加

論理回路ＬＧＡの出力データは出力バッファＢＵＦＡを通して入出力端子Ｉ／Ｏに出力される。 - 特許庁

The system includes a flash memory (a cell array), a buffer memory, a random data input/output circuit, and a control circuit.例文帳に追加

本発明に従うフラッシュメモリ（セルアレイ）と、バッファメモリと、ランダムデータ入出力回路と、そして制御回路と、を備える。 - 特許庁

The test latch circuit 12 holds temporarily a data pattern for test inputted through a data input/output buffer 9.例文帳に追加

テストラッチ回路１２は、データ入出力バッファ９を介して入力されたテスト用のデータパターンを一時的に保持する。 - 特許庁

This system includes a flash memory (a cell array), a buffer memory, a random data input/output circuit, and a control circuit.例文帳に追加

本発明に従うフラッシュメモリ（セルアレイ）と、バッファメモリと、ランダムデータ入出力回路と、そして制御回路と、を備える。 - 特許庁

An input/output propagation delay time and a temperature characteristic of an LD buffer circuit are selected nearly equal to those of the CCD drive circuit.例文帳に追加

ＬＤバッファ回路の入出力伝搬遅延時間や温度特性をＣＣＤ駆動回路と略同一にする。 - 特許庁

The data multiplexer transfers read-data from a memory cell array selected by the bank selecting signal to the input/output buffer.例文帳に追加

データマルチプレクサは、バンクセレクト信号により選択されたメモリセルアレイからのリードデータを入出力バッファに転送する。 - 特許庁

To provide an analog buffer circuit having a simple configuration and linear input/output voltage characteristics and a high input impedance.例文帳に追加

線形の入出力電圧特性と高入力インピーダンスとを持ち、簡単な構成のアナログバッファ回路を提供する。 - 特許庁

The circuit 3 stores various input-output information so as to change the state of a processor system in the buffer 3a.例文帳に追加

ブリッジ回路３は、プロセッサシステムの状態が変化するような各種の入出力情報をバッファ３ａに蓄える。 - 特許庁

An input/output port controller with which the printer or copying machine is equipped is provided with a write buffer 133 and a read buffer 134 between a CPU 131 and a shift register 135.例文帳に追加

本印字装置又は複写機に備えた入出力ポート制御装置は、ＣＰＵ１３１とシフトレジスタ１３５との間にライトバッファ１３３、リードバッファ１３４を設ける。 - 特許庁

The input/output signal controlling circuit 5 makes an identical logic output signal out from the first output buffer 12a and the second output buffer 12b simultaneously.例文帳に追加

入出力信号制御回路５は、第１の出力バッファ１２ａと第２の出力バッファ１２ｂとから、同時に同一論理の出力信号を出力させる。 - 特許庁

The data written in the cell buffer are read in prescribed timing and fed to the buffer input output section 32 and a 16/8 parallel conversion section 36 reduces the bit width to a half.例文帳に追加

セルバッファに書き込まれたデータは、所定のタイミングで読み出されてバッファ入出力部に送られ、１６／８パラレル変換部３６においてビット幅が１／２倍される。 - 特許庁

To provide an output buffer circuit, input/output buffer circuit and semiconductor device, capable of reducing noise being caused in supply potential in switching of an output level.例文帳に追加

出力レベルのスイッチング時に電源電位に発生され得るノイズを低減することのできる出力バッファ回路、入出力バッファ回路及び半導体装置を提供する。 - 特許庁

An application 1 ensures a file input/output data buffer 1A in an area accessible to firmware 3 to write data and notifies the location of the data buffer to the firmware (S4), and issues a file input/output request via an operating system (S5).例文帳に追加

アプリケーション１はファイル入出力用のデータバッファ１Ａをファームウェア３がアクセスできる領域に確保してデータを書込み、ファームウェアにデータバッファの位置を通知し（Ｓ４）、オペレーティングシステムを通じて、ファイル入出力要求を発行する（Ｓ５）。 - 特許庁

When data input operation or output operation of the flash memory device is performed, the first data input/output part and the second input/output part are operated alternately keeping the prescribed time interval, they transfer input data to the first page buffer part and the second page buffer part, or output read-out data from the first page buffer part and the second page buffer part to an external device.例文帳に追加

フラッシュメモリ装置のデータ入力動作または出力動作のとき、第１データ入出力部と第２データ入出力部が所定の時間間隔をおいて互いに交互に動作し、第１ページバッファ部及び第２ページバッファ部に入力データを転送し、または第１ページバッファ部及び第２ページバッファ部からの読出しデータを外部装置に出力する。 - 特許庁

A data reader 1 is configured with a driver 10, a track buffer 12, a CPU 14 and a data input output section 16.例文帳に追加

データ読み取り装置１は、ドライブ装置１０、トラックバッファ１２、ＣＰＵ１４、データ入出力部１６を含んで構成されている。 - 特許庁

To reduce power consumption, to improve a transmission rate of an input/output buffer, and to suppress an increase in manufacturing cost.例文帳に追加

低消費電力、および入出力バッファの転送レートの向上を実現させると共に、製造コストの増加を抑える。 - 特許庁

A second processor 4 includes a decoder 41, input/output interface 42, buffer 43, arbiter 44, and SDRAM interface 45.例文帳に追加

第２処理部４は、デコード部４１と入出力インタフェース４２とバッファ４３とアービタ４４とＳＤＲＡＭインタフェース４５とを備える。 - 特許庁

An error detection logic circuit 203 is connected between an input/output buffer and the bus 106 for detecting an error condition.例文帳に追加

エラー検出論理回路は、エラー条件を検出するために入出力バッファとグローバル・シリアル・バスとの間に結合される。 - 特許庁

To reduce a delay due to a difference in wiring lengths of a clock near an input/output buffer performing a high speed operation.例文帳に追加

高速な動作を行う入出力バッファ近辺において、クロックの配線長に差があることによる遅延を低減する。 - 特許庁

The DMA control circuit 12 performs the burst transfer of the data of the peripheral input/output controllers 4 to 6 to the buffer memories 16 to 18.例文帳に追加

ＤＭＡ制御回路１２は周辺入出力制御装置４〜６のデータを各バッファメモリ１６〜１８にバースト転送する。 - 特許庁

The audio processing unit 20 includes a ring buffer 30 that temporarily retains audio data, and performs input/output processing of the audio data.例文帳に追加

オーディオ処理ユニット２０は、オーディオデータを一時的に保持するリングバッファ３０を有し、オーディオデータの入出力処理を行う。 - 特許庁

Data in a database 6 are processed through data image holding buffers in respective buffer pools 1 and 2 by an input/output means 7.例文帳に追加

データベース６のデータは、入出力手段７を通して各バッファプール１、２内のデータイメージ保持バッファを経て処理される。 - 特許庁

A bridge circuit 3 is provided with a buffer 3a storing input- output information to an MPU 1 and connects the MPU 1 to various external input-output devices (I/O abbreviated below) 2-1 to 2-n.例文帳に追加

ブリッジ回路３は、ＭＰＵ１に対する入出力情報を蓄えるバッファ３ａを備え、ＭＰＵ１と、各種の外部入出力装置（以下Ｉ／Ｏと略す）２−１〜２−ｎとを接続する。 - 特許庁

In this structure, when an input/output buffer is arranged adjacent to X orientation or Y orientation, each VDD wiring and GND wiring of the input/output buffer belonging to the same group adjacent to each other are mutually connected on a cell frame 501 automatically.例文帳に追加

この構造により、入出力バッファをＸ方向またはＹ方向に隣接して配置した場合、互いに隣接した同一グループ内に属する入出力バッファの各ＶＤＤ配線、各ＧＮＤ配線は、セル枠５０１上で互いに自動的に接続する。 - 特許庁

Thus, it is not necessary to provide an FIFO buffer exclusively for the input/output circuit by a buffer realized of an in-chip memory and the FIFO control circuit, and the chip area and the costs can be reduced.例文帳に追加

メオンチップメモリとＦＩＦＯ制御回路で実現されるバッファにより入出力回路専用のＦＩＦＯバッファが不要になり、チップ面積を縮小でき、コスト低減が可能になる。 - 特許庁

To optimize the combination of power supply voltage to be supplied to an input/output buffer and power supply voltage to be supplied to an internal circuit.例文帳に追加

入出力バッファに供給される電源電圧と内部回路に供給される電源電圧との組み合わせを最適化する。 - 特許庁

An input/output request and transfer data from a high-order device 100 are exchanged through a host interface 120 and a buffer memory 150.例文帳に追加

上位装置１００からの入出力要求および転送データはホストインタフェース１２０とバッファメモリ１５０を介して送受信される。 - 特許庁

To provide a semiconductor integrated circuit device comprising input/output buffer circuits having a high breakdown voltage and being comprised only of elements with an intermediate breakdown voltage.例文帳に追加

高い耐圧を有する入出力バッファ回路を備えた半導体集積回路装置を、中耐圧の素子のみで構成すること。 - 特許庁

The video data stored in the input output interface buffer 11a are being read to a data read buffer 13a without interruption under the control of an execution control section 13 and expanded into a switch memory 12 from the data read buffer 13a.例文帳に追加

入出力インタフェースバッファ１１ａに格納されたビデオデータは、実行制御部１３による制御の下で、データ読込みバッファ１３ａへ間断なく読み込み続けられ、データ読込みバッファ１３ａからスイッチメモリ１２に展開される。 - 特許庁

The semiconductor integrated circuit device 100 includes an output buffer 1 of a small amplitude/high-speed operation, an input buffer 2 of a small amplitude/high-speed operation, and an input/output connection circuit 3 connecting an output terminal of the output buffer 1 to an input terminal of the input buffer 2.例文帳に追加

半導体集積回路装置１００は、小振幅・高速動作の出力バッファ１と、小振幅・高速動作の入力バッファ２と、出力バッファ１の出力端子と入力バッファ２の入力端子との間を接続する入出力接続回路３と、を有する。 - 特許庁

Data in which one data unit in an external SDRAM 6 comprises a plurality of bits are temporarily recorded in an input/output data buffer 4.例文帳に追加

外部ＳＤＲＡＭ６における一つのデータ単位が複数のビットにより構成されるデータは入出力データバッファ４に一時記録される。 - 特許庁

To reduce possibility to discard a cell and to reduce required capacity of an input/output buffer by shortening a system changeover time.例文帳に追加

系切り替え時間を短縮することにより、セル廃棄が発生する可能性を低くするとともに入出力バッファの必要量を少なくする。 - 特許庁

The control circuit controls the order and the number of times of inputting/outputting data between the buffer memory and the random data input/output circuit.例文帳に追加

制御回路は、バッファメモリとランダムデータ入出力回路との間に入出力されるデータの順序と回数とをセクタ単位に調整する。 - 特許庁

The control circuit controls the order and the number of times of inputting/outputting data between the buffer memory and the random data input/output circuit.例文帳に追加

制御回路は、バッファメモリとランダムデータ入出力回路との間に入出力されるデータの順序と回数とをセクタ単位に調整する。 - 特許庁