「input/output buffer」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Since data inputted into the terminal 1 of the input/output circuit 10 is outputted from the terminal 2 via an output circuit 223 from an input buffer 13 and a gate control part 22 of an input/output circuit 20, the input/output circuits 10 and 20 can be tested through program processing without going through the internal bus B.例文帳に追加

そして、入出力回路１０の端子１に入力されたデータが入力バッファ１３および入出力回路２０のゲートコントロール部２２のセレクタ２２２から出力回路２２３を介して端子２から出力されるので、プログラム処理による内部バスＢを介することなく入出力回路１０，２０のテストが可能になる。 - 特許庁

Switching means is provided between each of the page buffer selection means and the input/output line to perform switching control of the data transfer to/from the line.例文帳に追加

各ページバッファ選択手段と入出力ラインの間にスイッチ手段を設け、入出力ラインとの間のデータ伝送を切り換え制御する。 - 特許庁

To provide a pad layout for a large-capacity semiconductor memory device used to realize a data input/output buffer which is operated stably and at a high speed.例文帳に追加

安定かつ高速で動作するデータ入出力バッファを実現するための大容量半導体記憶装置のためのパッドレイアウトを提供する。 - 特許庁

A second memory interface section 170 is disposed in an electrode region 210 and an input/output buffer region 220 provided along a fourth side 260.例文帳に追加

第２のメモリインターフェース部１７０は第４の辺２６０に沿って設けられている電極領域２１０及び入出力バッファ領域２２０に配置される。 - 特許庁

A first memory interface section 160 is disposed in an electrode region 210 and an input/output buffer region 220 provided along a third side 250.例文帳に追加

第１のメモリインターフェース部１６０は第３の辺２５０に沿って設けられている電極領域２１０及び入出力バッファ領域２２０に配置される。 - 特許庁

The stacked semiconductor memory device comprises a plurality of memory chips that are stacked on a processor chip; a plurality of penetration electrodes (TSV); and an input/output buffer.例文帳に追加

積層半導体メモリ装置は、プロセッサチップの上部に積層された複数のメモリチップ、複数の貫通電極（ＴＳＶ）及び入出力バッファを含む。 - 特許庁

This device is provided with memory cell arrays 34a, 34b, a bank selector 36, a cell selecting circuit 38a, a data multiplexer 40, and an input/output buffer 42.例文帳に追加

装置は、メモリセルアレイ３４ａおよび３４ｂとバンクセレクタ３６とセル選択回路３８ａとデータマルチプレクサ４０と入出力バッファ４２とを具える。 - 特許庁

To obtain an input/output buffer circuit that can receive a higher potential input signal than a drive power supply voltage without the need for using a high breakdown voltage transistor(TR).例文帳に追加

高耐圧用のトランジスタを用いずに、駆動電源電圧よりも高電位の入力信号の入力を可能にする入出力バッファ回路を得ること。 - 特許庁

To provide a data input/output control circuit absorbing synchronization deviation by a clock speed difference between different systems to keep a buffer use amount stable.例文帳に追加

異なるシステム間のクロック速度差による同期ずれを吸収し、バッファ使用量を安定に保たれるデータ入出力制御回路を提供する。 - 特許庁

To execute a test of an input/output buffer circuit of a semiconductor integrated circuit without preparing exclusive test data nor inserting a special circuit.例文帳に追加

半導体集積回路の入・出力バッファ回路のテストを、専用のテストデータを用意したり特殊な回路を挿入したりすることなく、行い得るようにする。 - 特許庁

To improve input/output efficiency even in equipment capable of having only a small buffer pool by enabling a user program to intervene.例文帳に追加

ユーザ・プログラムが介入することができ、この結果小さいバッファプールしか持つことができない機器においても良い入出力効率をもたらすこと。 - 特許庁

A field through level to be detected in the CDS circuit 22 is detected, and the temperature of the buffer circuit 14, namely, that of the scope tip part is detected from a linear relationship between the input/output voltage of the buffer circuit 14 and the temperature of the buffer circuit 14.例文帳に追加

そして、ＣＤＳ回路２２において検出されるフィードスルーレベルを検出し、バッファ回路１４の入出力電圧とバッファ回路１４の温度との線形関係に基づき、バッファ回路１４の温度、すなわちスコープ先端部の温度を検出する。 - 特許庁

Data transmission buffer addresses 40 and data reception buffer addresses 41 prepared for data transmission reception are not prepared for a conventional channel program 21 but given to an input output device 30 as a table.例文帳に追加

データ送受信のために複数個用意されるデータ送信バッファアドレス４０及びデータ受信バッファアドレス４１を、従来のチャネルプログラム２１に用意するのではなく、テーブルとして入出力装置３０に与えておく。 - 特許庁

A data processor (1) is provide with a central processing unit (2), a memory (5) which can be accessed from the central processing unit, a plurality of input/output circuits (12, 13), and an FIFO control circuit (6) for making the memory operate as the FIFO buffer of the input/output circuits.例文帳に追加

データプロセッサ（１）は、中央処理装置（２）と、中央処理装置によりアクセス可能なメモリ（５）と、複数の入出力回路（１２，１３）と、メモリを複数の入出力回路のＦＩＦＯバッファとして動作させるＦＩＦＯ制御回路（６）とを有する。 - 特許庁

Each memory module is provided with plural memory devices, a signal input/output part, a buffer, and a control and address bus and the memory devices are successively connected via the buffer to the output line of the buffer, so that signals through the control and address bus are inputted to each memory device with a time difference.例文帳に追加

各メモリモジュールは、複数のメモリ装置、信号入出力部、バッファ、制御及びアドレスバスを具備し、制御及びアドレスバスを通した信号がバッファを経て各メモリ装置に時間差をおいて入力されるようにメモリ装置がバッファの出力ラインに順次に連結される。 - 特許庁

In a data write operation using the second operation mode, a data transfer section 17 transfers data, which is supplied from an input/output section 40, to a buffer section 12 via a data bus DIR; transfers the data transferred to the buffer section 12 to an error correction section 20; and transfers parity data generated in the error correction section 20 to the buffer section 12.例文帳に追加

データ転送部17は、第２の動作モードにおいて、データの書き込み時、データバスDIRを介して入出力部40から供給されたデータをバッファ部12に転送し、バッファ部12に転送されたデータをエラー訂正部20に転送し、エラー訂正部20において、生成されたパリティデータをバッファ部12に転送する。 - 特許庁

On the other hand, an output buffer 20 in an input/output circuit 9 outputs a signal of a level of a power source potential Vcc+3Vth to a power source potential Vcc-3Vth.例文帳に追加

一方、入出力回路９中の出力バッファ２０は電源電位Ｖｃｃ＋３Ｖｔｈから電源電位Ｖｃｃ−３Ｖｔｈのレベルの信号を出力する。 - 特許庁

A trace data input/output state analysis part 140 selects types of trace data 101 in the decreasing order of priority based upon free capacity 102 of a trace data buffer 120.例文帳に追加

トレースデータ入出力状況分析部１４０は、トレースデータバッファ１２０の空き容量１０２に基づいて、トレースデータ１０１の種類を優先度の高い順に選択する。 - 特許庁

To provide a DMA control method that can execute DMA in an appropriate sequence to reduce the amount of input/output buffer necessary during the processing of streaming data.例文帳に追加

適切な順序でＤＭＡを実行し、ストリーミングデータの処理時に必要な入出力のバッファ量を削減することのできるＤＭＡ制御方法を提供すること。 - 特許庁

To realize high communication throughput at a low cost without using a communication I/O (input/output) buffer of large capacity in the case of executing data communication between two optional processors.例文帳に追加

任意の2つのプロセッサ間でデータ通信を行う場合に、大容量の通信用入出力バッファを用いることなく、低コストで高い通信処理性能を実現する。 - 特許庁

The system voltage is set to a level equal to a high level logic stage of a data signal from a data transmission bus and received by the input/output buffer.例文帳に追加

システム電圧は、入出力バッファによって受信されるデータ伝送バスからのデータ信号の高電圧論理状態と等しい信号強度に設定される。 - 特許庁

Then, a plurality of timing control signals (Si) inside of a chip are converted to data Di in the switch circuit section 31, and sent to a data input/output buffer circuit section 23.例文帳に追加

すると、スイッチ回路部３１において、チップ内部の複数のタイミング制御信号（Ｓｉ）がデータＤｉに変換されて、データ入出力バッファ回路部２３へと送られる。 - 特許庁

To provide an input output buffer capable of protecting its circuitry against a voltage signal received externally independently of application / non application of operating power.例文帳に追加

動作電源の供給時／非供給時に関わらず、外部から入力される電圧信号に対して回路を保護することのできる入出力バッファを提供すること。 - 特許庁

A second image data interface section 130 is disposed in an electrode region 210 and an input/output buffer region 220 provided along a second side 240.例文帳に追加

第２の画像データインターフェース部１３０は第２の辺２４０に沿って設けられている電極領域２１０及び入出力バッファ領域２２０に配置される。 - 特許庁

A data output control circuit 6 controls input/output of data from/to the outside by the reversed signal and the read/write signal outputted by the third buffer circuit 3.例文帳に追加

データ出力コントロール回路６は、第３のバッファ回路３から出力される反転信号及びリード−ライト信号によって、データの外部との入出力を制御する。 - 特許庁

When the control signal is input, an input/output buffer 30 stops outputting data to the terminal DQ from a memory cell 10 or outputs specific logic.例文帳に追加

入出力バッファ３０はこの制御信号が入力されると、メモリセル１０から端子ＤＱへのデータの出力を停止、又は特定の論理を出力する。 - 特許庁

Try-state buffers 104-1 to 104-n are provided, as a buffer section 104, between data input/output terminals D0-D15 of a memory cell section 101 and a data bus 71.例文帳に追加

メモリセル部１０１のデータ入出力端子Ｄ_0 〜Ｄ_15と、データバス７１との間に、バッファ部１０４として、トライステートバッファ１０４−１〜１０４−ｎが設けられる。 - 特許庁

It is computed how many processing can be squeezed into the input process while the images are input by dividing an image input/output ring buffer time by the processing unit time ProcT.例文帳に追加

画像の入出力リングバッファ時間を処理単位時間ＰｒｏｃＴで割ることで、画像の入力中にいくつ処理が割り込めるかが算出される。 - 特許庁

The bus widths of internal buses 147 and 148, the data input/output width of the circuit 145 and the buffer widths of circuits 1441-1444 are all set at 64 bits.例文帳に追加

ここで、内部バス１４７，１４８のバス幅、メモリＩ／Ｆ回路１４５のデータ入出力のデータ幅、並びにＦＩＦＯ回路１４４_1 〜１４４_4 のバッファ幅は共に６４ビットである。 - 特許庁

The optical transmitter 3 includes an LD 4, an LD driving circuit 6, an APC circuit 7, a controller 8, an external supervisory control signal input/output terminal (g), and an output buffer 9.例文帳に追加

光送信器３は、ＬＤ４、ＬＤ駆動回路６、ＡＰＣ回路７、コントローラ８、外部監視制御信号入出力端子ｇ、出力用バッファ９を備える。 - 特許庁

Reading, writing of the input buffer memory 112 and output buffer memory 113 are controlled by a DMA 114 according to the processing state of the processor 111 and the data input/output is performed even during the arithmetic processing of the processor 111.例文帳に追加

ＤＭＡ１１４は、入力バッファメモリ１１２、出力バッファメモリ１１３の読み出し、書き込みをプロセッサ１１１の処理状況に応じて制御し、プロセッサ１１１の演算処理中でもデータの入出力が行われるようにする。 - 特許庁

Then, the input of one current buffer is connected to a bus for a serial input and output data signal, and the input of the other current buffer is connected to one bus to three terminals for input, output, and direction control.例文帳に追加

そして、一方の電流バッファの入力にシリアル入出力データ信号のバスにつなぎ、もう一方の電流バッファの入力には入力用、出力用、方向制御用の３つの端子への１本のバスに接続する。 - 特許庁

The input/output connection circuit 3 includes an analog switch 31 provided between the output terminal of the output buffer 1 and the input terminal of the input buffer 2 and a switch control terminal 32 controlling the conduction of the analog switch 31.例文帳に追加

入出力接続回路３は、出力バッファ１の出力端子と入力バッファ２の入力端子との間に設けられたアナログスイッチ３１と、アナログスイッチ３１の導通を制御するスイッチ制御端子３２と、を備える。 - 特許庁

A buffer memory controller 68 writes the sample data of one sampling time part inputted through an input/output path 69 in the buffer memories 64, 66 in the time of one sampling the microcomputer 14 occupies the bus 56 for performing the program.例文帳に追加

マイコン１４がプログラムを実行するためにバス５６を専有する１サンプル内の時間に、バッファメモリ制御装置６８は入出力経路６９を経て入力される１サンプル時間分のサンプルデータをバッファメモリ６４，６６に書き込む。 - 特許庁

To provide a buffer circuit without requiring a bias generation circuit, with high gain of input/output characteristics, less noise, a wide voltage area, excellent linearity and less influence on the linearity of the input/output characteristics with respect to manufacturing variation and temperature environment variation and a solid-state imaging apparatus using the buffer circuit.例文帳に追加

本発明は、バイアス生成回路を必要とすることなく、入出力特性の利得が高く、ノイズが少なく、広い電圧領域で線形性が良く、製造ばらつきや温度環境変化に対して入出力特性の線形性が受ける影響が少ないバッファ回路及び該バッファ回路を用いた固体撮像装置を提供する。 - 特許庁

When a CPU starts an input/output operation by an actual size mode, image string data obtained from a reading section is written into a line buffer memory by each one row and at least one row of the data already written is maintained in the line buffer memory (S3).例文帳に追加

ＣＰＵは、等倍モードによる入出力処理を開始すると、読取部から得られた画像列データを一列ごとにラインバッファメモリに書き込ませるとともに、既に書き込み完了された少なくとも一列をラインバッファメモリ内に保持させる（Ｓ３）。 - 特許庁

The data recording/reproducing device 100 is provided with a general input/output interface part (ATA) 102 and an exclusive input/output interface part 101 and constituted so as to directly interface AV stream data with an AV information compressor 112 or an AV information expander 113 connected to the exclusive input/output interface part 101 while buffering the data in the buffer memory 103.例文帳に追加

データ記録再生装置１００は、汎用入出力インタフェース部（ＡＴＡ）１０２に加え、専用入出力インタフェース部１０１を備え、バッファメモリ１０３でバッファリングしながら、専用入出力インタフェース部１０１に接続された、ＡＶ情報圧縮器１１２又はＡＶ情報伸張器１１３とＡＶストリームデータを直接インタフェースできる構成を有している。 - 特許庁

The video server 10 is provided with a video RAID controller 30 which is constituted of a stream control part 31, a SCSI interface part 32, a video input/output part 33, a buffer memory part 34 and a parity arithmetic part 35.例文帳に追加

ビデオサーバ10に、ストリーム制御部31、ＳＣＳＩインタフェース部32、映像入出力部33、バッファメモリ部34、パリティ演算部35より構成される映像ＲＡＩＤコントローラ30を設ける。 - 特許庁

The plotting circuit is provided with a data buffer 42 directly connected to the input/output terminals of a video memory 20, and the reading of plotting pattern data and the writing of the plotting pattern data in a plotting area are performed as a series of operations.例文帳に追加

ビデオメモリ２０の入出力端に直結させてデータバッファ４２を備え、描画パターンデータの読み出しと描画領域への書き込みとを一連の動作として実行させる。 - 特許庁

To provide an input/output buffer circuit capable of suppressing the increase of current consumption in the entire system even at the time of the low power consumption mode of stopping a clock.例文帳に追加

クロックを停止する低消費電力モード時においてもシステム全体における消費電流の増大を押さえることができる入出力バッファ回路を提供することにある。 - 特許庁

An input/output switching block 22 mixes and outputs inputted data to a D/A converter 12 and also stores the output of the A/D converter 21 in a data buffer 26.例文帳に追加

入出力切換ブロック２２は入力されるデータをミキシングしてＤ／Ａ変換器１２へ出力すると共に、Ａ／Ｄ変換器２１の出力をデータバッファ２６へ記憶させる。 - 特許庁

A data array conversion part 5 converts an array of data with respect to the data recorded by the input/output data buffer 4 so that one data unit may be operated by respective operation elements 1.例文帳に追加

データ配列変換部５は、入出力データバッファ４で記録されたデータに対して、一つのデータ単位がそれぞれの演算要素１で演算されるよう、データの配列を変換する。 - 特許庁

To enable supplying sufficient power to input/output buffer circuits to which power supply voltages of different voltage levels are supplied, in a smaller power-supply wiring space than before.例文帳に追加

複数の電圧レベルの電源電圧が供給される入出力バッファ回路に対して、従来よりも少ない電源配線スペースで十分な電源供給を可能にする。 - 特許庁

At the input/output processing request, a firmware request processing part 3A accesses the data buffer in the notified location to acquire the data and writes the data as a file on a disk 5 (S6).例文帳に追加

ファームウェア要求処理部３Ａは、入出力処理要求に従い、通知される位置のデータバッファにアクセスしてデータを取得し、ディスク５上にファイルデータ書込みを行う（Ｓ６）。 - 特許庁

First and second input buffer circuits receive N least significant bits (N is any natural number) and N most significant bits respectively out of M bit data inputted through input/output pins.例文帳に追加

第１、第２入力バッファ回路は、前記入出力ピンを通じて入力されたＭビットデータのうち、Ｎ個の下位ビット（Ｎは自然数）、Ｎ個の上位ビットを各々受け入れる。 - 特許庁