| 意味 | 例文 |
memory cycleの部分一致の例文一覧と使い方
該当件数 : 452件
This data processor allowing access to a plurality of pieces of the data stored in the multiport memory 105 in one cycle is provided with: a writing register 303 and a reading register 305 acquiring a plurality of second addresses applied with an operation to an acquired first address; and an adder 301 performing an operation of each of the plurality of second addresses and the first address to generate a plurality of third addresses.例文帳に追加
マルチポートメモリ105されている複数のデータに対し、1回のサイクルでアクセスすることが可能なデータ処理装置において、取得された第1アドレスと演算される第2アドレスを複数取得する書込レジスタ303、読出レジスタ305、複数の第2アドレスの各々と第1アドレスとを演算し、複数の第3アドレスを生成する加算器301を設ける。 - 特許庁
The memory interface circuit determines the delay of arrival of a data strobe signal relative to the internal clock signal by using the data strobe signal inputted in a read cycle to the DDR-SDRAM, samples arriving read data on the basis of a signal resulting from shifting the phase of the arriving data strobe signal and synchronizes the sampled read data with the internal clock signal on the basis of a determination result of arrival delay.例文帳に追加
メモリインタフェース回路は、DDR−SDRAMに対するリードサイクルで入力されるデータストローブ信号を用いて内部クロック信号に対する前記データストローブ信号の到達遅延を判定すると共に、到達したデータストローブ信号の位相をシフトした信号に基づいて、到達したリードデータをサンプリングし、サンプリングしたリードデータを前記到達遅延の判定結果に基づいて前記内部クロック信号に同期化する。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|