「memory cycle」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To attain the high speed of random cycle time being characteristics of a semiconductor memory circuit such as a fast cycle random access memory.例文帳に追加

ファーストサイクルランダムアクセスメモリ等の半導体メモリ回路の特徴であるランダムサイクルタイムの高速化を図る。 - 特許庁

MEMORY CONTROLLER FOR CONTROLLING REFRESH CYCLE OF MEMORY AND METHOD THEREOF例文帳に追加

メモリのリフレッシュ周期を制御するメモリコントローラおよびリフレッシュ周期制御方法 - 特許庁

To enable a specified memory cell region to be cleared by one cycle of a write-in operation access cycle.例文帳に追加

指定されたメモリセル領域を書き込み動作アクセスサイクルの１サイクルでクリアする。 - 特許庁

DUTY CYCLE CORRECTION CIRCUIT CORRECTING DUTY CYCLE OF DATA, ITS METHOD, MEMORY INTEGRATED CIRCUIT WITH THE DUTY CYCLE CORRECTION CIRCUIT例文帳に追加

デ—タのデュ—ティサイクルを補正するデュ—ティサイクル補正回路及びその方法、デュ—ティサイクル補正回路を有するメモリ集積回路 - 特許庁

To speed up the operation of a semiconductor memory by shortening the memory cell access time and cycle time.例文帳に追加

メモリセルアクセス時間やサイクル時間を短縮し、半導体メモリの高速化を達成する。 - 特許庁

In this case, display is performed by using a display cycle stored in a display cycle memory area.例文帳に追加

この場合、表示周期メモリ領域に格納された表示周期を用いて表示を行なう。 - 特許庁

DUTY CYCLE CALIBRATING APPARATUS FOR SEMICONDUCTOR MEMORY DEVICE AND METHOD THEREFOR例文帳に追加

半導体記憶素子のデューティサイクル校正装置及びその方法 - 特許庁

Accordingly, an access cycle time of a semiconductor memory can be reduced.例文帳に追加

これにより、半導体メモリのアクセスサイクル時間を短縮できる。 - 特許庁

Thereby, the memory circuit can be measured with one cycle.例文帳に追加

これにより、１サイクルでメモリ回路１の測定を行うことができる。 - 特許庁

To provide a memory controller for controlling the refresh cycle of a memory and a method thereof.例文帳に追加

メモリのリフレッシュ周期を制御するメモリコントローラおよびリフレッシュ周期制御方法を提供する。 - 特許庁

METHOD AND DEVICE FOR ACCESSING MEMORY CORE PLURAL TIMES IN ONE CLOCK CYCLE例文帳に追加

１クロック・サイクル中にメモリ・コアを複数回アクセスする方法と装置 - 特許庁

To speed up a machine cycle by eliminating delay which occurs in a cache memory.例文帳に追加

キャッシュメモリに発生するディレイをなくし、マシンサイクルを高速化すること。 - 特許庁

The memory diagnostic module of a control program makes a memory diagnosis to periodic memory diagnosis areas in undiagnosed areas in a constant cycle.例文帳に追加

制御プログラムのメモリ診断モジュールは一定周期で未診断エリア内の周期メモリ診断エリアに対してメモリ診断する。 - 特許庁

SEMICONDUCTOR MEMORY WITH OPTIMAL REFRESH CYCLE IN ACCORDANCE WITH TEMPERATURE VARIATION例文帳に追加

温度変化によって最適のリフレッシュ周期を有する半導体メモリ装置 - 特許庁

SEMICONDUCTOR MEMORY DEVICE WITH OPTIMUM REFRESH CYCLE ACCORDING TO TEMPERATURE VARIATION例文帳に追加

温度変化によって最適なリフレッシュ周期を有する半導体メモリ装置 - 特許庁

When they are different, store operation is performed to a memory cell selected in a cycle immediately before, after that, recall operation is performed to a memory cell selected in this cycle.例文帳に追加

異なるときには直前のサイクルで選択されていたメモリセルにストア動作を行い、その後、今回のサイクルで選択されたメモリセルにリコール動作を行う。 - 特許庁

This memory controller for controlling access from a CPU to a memory is provided with: a memory diagnosing means for accessing the memory for diagnosis; an information setting means for setting cycle information corresponding to a load state from the CPU; and a cycle adjusting means for adjusting a cycle for memory access by a memory diagnosing means based on the cycle information of the information setting means.例文帳に追加

ＣＰＵからメモリへのアクセスを制御するメモリコントローラに、メモリをアクセスして診断するメモリ診断手段を有するメモリコントローラにおいて、ＣＰＵから負荷状態に応じた周期情報を設定される情報設定手段と、情報設定手段の周期情報に基づいてメモリ診断手段がメモリをアクセスする周期を調整する周期調整手段を有する。 - 特許庁

To shorten the access cycle time of a semiconductor memory having an error correction function.例文帳に追加

エラー訂正機能を有する半導体メモリのアクセスサイクル時間を短縮する。 - 特許庁

To output the hit rate of a cache memory within a certain cycle in real time.例文帳に追加

一定のサイクル内のキャッシュメモリのヒット率をリアルタイムに出力可能とする。 - 特許庁

Arbiter logic may control which processing unit accesses which memory section in each memory access cycle.例文帳に追加

アービタ論理は、各メモリアクセスサイクルにおいて、どの処理装置がどのメモリセクションにアクセスするかを制御することができる。 - 特許庁

To provide a semiconductor memory which is long in refreshing cycle and can exactly amplify the read-out data from a memory cell.例文帳に追加

リフレッシュサイクルが長く、かつ、メモリセルからの読出データを正確に増幅可能な半導体記憶装置を提供する。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE EQUIPPED WITH DUTY CYCLE CORRECTION CIRCUIT, AND CIRCUIT FOR INTERPOLATING CLOCK SIGNAL IN THE SEMICONDUCTOR MEMORY DEVICE例文帳に追加

デューティサイクル補正回路を備える半導体メモリ装置及び半導体メモリ装置でクロック信号を補間する回路 - 特許庁

The memory bank controller specifies use memory banks to be used in the next cycle and unused memory banks not to be used in the next cycle from the instruction address to the very long instruction and information on the number of memory banks relating to the very long instruction, and controls the operation of the unused memory banks not to be used in the next cycle.例文帳に追加

メモリバンク制御装置は、超長命令に対する前述の命令アドレスと、超長命令と関連するメモリバンク数の情報から、次サイクルで使われる使用メモリバンクと次サイクルで使われない不使用メモリバンクを特定し、次サイクルで使われない不使用メモリバンクの動作を制御する。 - 特許庁

Thereby the cache memory 100 operates in a high-power-consumption one-cycle access mode.例文帳に追加

これにより、キャッシュメモリ１００は、高消費電力の１サイクルアクセスモードで動作する。 - 特許庁

Thereby the cache memory 100 operates in a low-power-consumption, two-cycle access mode.例文帳に追加

これにより、キャッシュメモリ１００は、低消費電力の２サイクルアクセスモードで動作する。 - 特許庁

To realize a high-integrated and high-speed nonvolatile memory stably operating a phase change memory in a short operation cycle time.例文帳に追加

短い動作サイクル時間で、相変化メモリの安定動作を可能とし、高集積な高速不揮発性メモリを実現する。 - 特許庁

To provide a memory array write-in port which can write data in an array of a memory cell two times in each clock cycle.例文帳に追加

各クロックサイクルにおいて、メモリセルのアレイにデータを２回書き込むことができるメモリアレイ書き込みポートを提供する。 - 特許庁

A semiconductor storage device reads out memory cell data from a memory cell 10 on bit lines in a RAS cycle, and amplifies it with a sense amplifier 20.例文帳に追加

ＲＡＳサイクルでは、メモリセル１０からビット線上にメモリセルデータが読み出され、センスアンプ２０で増幅される。 - 特許庁

Multiple duty cycle signals corresponding to multiple LEDs are stored in a dual port memory 301 by memory mapping.例文帳に追加

複数のＬＥＤに対応する複数のデューティ・サイクル信号を、メモリ・マッピングによりデュアルポート・メモリ３０１内に保存する。 - 特許庁

The Mth memory resister of the memory device is address-assigned, and all the interconnected bits are written simultaneously in the Mth memory resistor in a single clock cycle.例文帳に追加

前記メモリ装置のM番目のメモリレジスタがアドレス指定され、すべての相互接続されたビットが、単一クロック周期内で同時にM番目のメモリレジスタへ書き込まれる。 - 特許庁

CONTENT ADDRESSABLE MEMORY HAVING READ-OUT/WRITE-IN FUNCTION WHICH DOES NOT INTERRUPT CONTINUOUS RETRIEVING CYCLE例文帳に追加

連続検索サイクルを中断させない読み出し／書き込み機能を有するコンテントアドレサブルメモリ - 特許庁

To shorten inter-memory transfer time by performing transfer between memories in one cycle.例文帳に追加

メモリ間の転送を１サイクルにすることによりメモリ間転送時間を短縮すること。 - 特許庁

Information obtained with this observation is stored in a sequential trace memory 38 for each bus cycle.例文帳に追加

この観測により得られた情報をバスサイクル毎に順次トレースメモリ３８に格納する。 - 特許庁

CONTENT ADDRESSABLE MEMORY WITH READ/WRITE FUNCTION CAUSING NO INTERRUPTION OF CONTINUOUS RETRIEVAL CYCLE例文帳に追加

連続検索サイクルを中断させない読み出し／書き込み機能を有するコンテントアドレサブルメモリ - 特許庁

When a successive counter value of a memory access cycle (normal DMA cycle) other than a CPU memory access cycle via the DMA transfer system becomes a set value, a priority of a CPU memory access request via the DMA transfer system is lowered or the request is masked.例文帳に追加

ＤＭＡ転送装置経由ＣＰＵメモリアクセスサイクル以外のメモリアクセスサイクル（通常のＤＭＡサイクル）の連続計数値が設定値となったときに、ＤＭＡ転送装置経由ＣＰＵメモリアクセス要求の優先順位を下げ、あるいは当該要求をマスクする。 - 特許庁

A processor has a CPU 1 for executing the command, a memory 2 for storing information, a BIU 3 for starting a read bus cycle, a write bus cycle, and a dummy bus cycle of none of these for the memory with the memory, and an RMWU 10 between the CPU 1 and the BIU 3.例文帳に追加

プロセッサは、命令を実行するＣＰＵ１と、情報を記憶するメモリ２と、メモリとの間でメモリに対してリードバスサイクル、ライトバスサイクル、その何れでもないダミーバスサイクルを起動するＢＩＵ３と、ＣＰＵ１とＢＩＵ３との間のＲＭＷＵ１０とを備える。 - 特許庁

In this data storage method for the ferroelectric storage device, the program cycle or the read cycle is executed to a plurality of selection memory cells selected from a plurality of memory cells, and each of the program cycle and the read cycle includes a data '0' writing period and a data '1' writing period to the plurality of selection memory cells.例文帳に追加

複数のメモリセルの中から選択された複数の選択メモリセルに対してプログラムサイクル又はリードサイクルを実施し、かつ、プログラムサイクル及びリードサイクルの各々が、複数の選択メモリセルに対する“０”データ書き込み期間及び“１”データの書き込み期間を含む強誘電体記憶装置のデータ記憶方法である。 - 特許庁

The rectangular-wave-voltage generating part 20 outputs a rectangular-wave voltage based on the duty cycle memorized by the duty cycle memory part 21.例文帳に追加

矩形波電圧発生部２０はデューティー比記憶部２１が記憶するデューティー比に基づいて矩形波電圧を発生し出力する。 - 特許庁

The memory controller 10 connected to the plurality of memories 20, 30 including the memory 20 requiring refresh operation in a prescribed cycle includes an operation cycle setting part for setting the refresh operation cycle of one memory 20 requiring the refresh operation to different cycles before accessing to the memory 30 different from the memory 20 and after the access.例文帳に追加

所定の周期でリフレッシュ動作が必要なメモリ２０を含む複数のメモリ２０、３０に接続されるメモリコントローラ１０において、リフレッシュ動作が必要な一のメモリ２０とは異なる他のメモリ３０へのアクセス前と該アクセス後とでは、一のメモリ２０のリフレッシュ動作周期を異なる周期に設定する動作周期設定部を備える。 - 特許庁

Whether or not the cycle is a memory read cycle is detected and when the relation between the clock of the system side and the clock of the high-speed processor side is specific in the memory read cycle, a burst ready signal is quickened in phase and outputted to a processor.例文帳に追加

メモリリードサイクルか否かを検出し、メモリリードサイクルの場合であってシステム側のクロックと高速処理装置側のクロックとの関係が所定の場合には、バーストレディの信号の位相を早めてプロセッサ３に出力する。 - 特許庁

In a block B control circuit 210, retrieval in the memory array B is started two cycle after the start of retrieval in the memory array A.例文帳に追加

ブロックＢ制御回路２１０は、メモリアレイＡでの検索を開始してから、２サイクル後に、メモリアレイＢでの検索を開始させる。 - 特許庁

To provide a semiconductor memory in which a memory cycle time can be shortened appropriately while securing reliability of operation.例文帳に追加

動作の信頼性を確保しつつ、好適にメモリサイクル時間の短縮化を図ることのできる半導体記憶装置を提供する。 - 特許庁

To speed up a random access cycle by shortening a finish time of write operation into a memory cell in a semiconductor memory.例文帳に追加

半導体記憶装置において、メモリセルに対する書き込み動作の完了時間を短縮し、ランダムアクセスサイクルの高速化を図る。 - 特許庁

Writing to the memory cell array 18 is not executed in the writing request of this cycle, but data stored are written to the memory cell array 18 when the next writing request occurs.例文帳に追加

そして、次の書込み要求が発生した時点で保持されているデータをメモリセルアレイ１８に対して書込み行う。 - 特許庁

To provide a memory control device and method capable of executing an auto-refresh cycle and a memory cycle for SRAM in parallel by sharing an address bus and a data bus for SDRAM and SRAM.例文帳に追加

ＳＤＲＡＭおよびＳＲＡＭのアドレスバス、データバスを共通化して、オートリフレッシュサイクルと、ＳＲＡＭに対するメモリサイクルを並行して実施可能なメモリ制御装置および方法を提供する。 - 特許庁