「memory cycle」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

When the writing of the data in the memory in the previous cycle is completed, and any dead region is generated in the second buffer, the data stored in the first buffer this time are transferred to the second buffer.例文帳に追加

前回のサイクルにおけるデータのメモリへの書き込みが完了して第２のバッファに空きが生じたならば、第１のバッファに格納された今回のデータは第２のバッファに転送される。 - 特許庁

To perform prefetch in a proper timing so that data that are likely to be accessed in each cycle are read from a cache, in a cyclic processing whose scale is large enough to exceed the capacity of a cache memory.例文帳に追加

キャッシュメモリの容量を超えるような規模の大きな周期処理において、毎周期アクセスされる確率が高いデータがキャッシュヒットとなるよう、適切なタイミングでプリフェッチを行う。 - 特許庁

In this control method, data words formed by plural byte are stored in the same clock cycle by programming the number previously decided of the adjacent memory cell 11.例文帳に追加

この管理方法は、隣接するメモリセル１１の予め決められた数をプログラムすることにより、複数のバイトによって形成されたデータワードを同じクロックサイクル内で記憶することを含む。 - 特許庁

Since the generation cycle of a preamble signal of the data strobe latency signal is variable by the operation frequency, reliability of operation of the semiconductor memory device is enhanced.例文帳に追加

したがって、動作周波数によってデータストローブレイテンシ信号のプリアンブル信号の発生サイクルを可変することができるので、半導体メモリ装置の動作信頼性が向上される。 - 特許庁

Furthermore, a read address is calculated, after an initial-value of the read address has been determined in consideration of maximum transmission delay time difference, and the TDM signal is read from the memory at a predetermined cycle.例文帳に追加

また、最大伝送遅延時間差を考慮した読み出しアドレスの初期値を決定した後、読み出しアドレスを算出し、所定の周期でＴＤＭ信号をメモリから読み出す。 - 特許庁

The data inversion processing section 1300 judges the continuity of the plurality of data read from the memory cell array 1100 over the plurality of cycles, and inverts and outputs data read from the memory cell array at, for example, a current cycle when there is no continuity.例文帳に追加

このデータ反転処理部（１３００）は、メモリセルアレイ（１１００）から複数のサイクルにわたって読み出された複数のデータの連続性を判定し、連続性がない場合には、例えば現在のサイクルでメモリセルアレイから読み出されたデータを反転して出力する。 - 特許庁

The device is provided with a cycle counter which, in accordance with generation of a readout timing for the error correction memory, starts a counting operation with a timing in which data read from the memory is started, stops the counting operation when a count value corresponding to a specified time reaches, and transfers to standby condition.例文帳に追加

エラー訂正用メモリに対する読出タイミングの発生に応じて、メモリからのデータの読み出しが開始されるタイミングでカウント動作を開始して、一定時間に対応するカウント値に至るとカウント動作を停止して待機状態に遷移するサイクルカウンタを設ける。 - 特許庁

The apparatus includes a memory 1 for storing a plurality of data segments to determine the prescribed cycle portion of one signal, in order to generate a plurality of phase signals with phases mutually deviated therein.例文帳に追加

多相信号発生装置は、互いに位相がずれた複数の位相信号を発生するため、１つの信号の所定周期分を定める複数のデータ・セグメントを格納したメモリ１を備える。 - 特許庁

The counter switching circuit 111c switches the statistical information that the memory control circuit 111f acquires from the statistical information A to the statistical information B in the wake of a start of the second bind cycle.例文帳に追加

カウンタ切替え回路１１１ｃは、２回目のバインド周期の開始を契機として、メモリ制御回路１１１ｆが取得する統計情報を、統計情報Ａから統計情報Ｂに切り替える。 - 特許庁

In a field memory 10, read/write is performed in field units, the data of the previous field are read from a selection region with an address value adr in 1 access cycle, and the data of the next field are written there.例文帳に追加

フィールドメモリ１０では、読出し／書込みをフィールド単位で行い、１アクセスサイクルで、アドレス値ａｄｒによる選択領域から前フィールドのデータを読出し、そこに次フィールドのデータを書込む。 - 特許庁

To provide a semiconductor storage device in which refresh operation is not required, a cycle time and power consumption are equal to those of an ordinary SRAM, and the occupation area of a memory cell is smaller than that of the ordinary SRAM.例文帳に追加

リフレッシュ動作が不要で、サイクルタイムと消費電力が通常のＳＲＡＭと同等であり、かつメモリセルの占有面積が通常のＳＲＡＭよりも小さい半導体記憶装置を提供する。 - 特許庁

An instruction code can be taken directly in an instruction decoding circuit and an execution part by using a dedicated output signal from the subprogram memory, thus instructions can be read without starting any bus cycle.例文帳に追加

サブプログラムメモリから専用の出力信号を用いて、直接、命令デコード回路や実行部に、命令コードを取り込むことを可能になるので、バスサイクルを起動せずに命令のリードを行なうことができる。 - 特許庁

To enable the data transfer in a DMA(direct memory access) system which efficiently performs data transfer and also does not monopolize a bus even without providing an additional circuit or considering a DMA transfer cycle with a program.例文帳に追加

データ転送を効率的に行うと共に、付加回路を設けたりＤＭＡ転送周期をプログラムで考慮したりしなくてもバスを独占することのなくＤＭＡ方式でのデータ転送を可能とする。 - 特許庁

In an operation mode after the completion of the test mode, the control circuit 15 is structured to execute operation based on the new steady-state values stored in the nonvolatile memory 18, and the cycle of the high-frequency pulse signal.例文帳に追加

試験モード終了後の運転モード下では、制御回路15は不揮発性メモリ18に記憶されている新たな定常値と高周波パルス信号の周期に基づいた動作をなすように構成する。 - 特許庁

Even when an idle cycle of 7 μsec or longer occurs on the PIEe 107, image data from a scanner 102 can be normally stored in a memory 105 because of no transition to the LOs/L1.例文帳に追加

ＰＣＩｅ１０７上で７μsec以上のアイドルサイクルが発生した場合にも、Ｌ０ｓ／Ｌ１には遷移しないため、スキャナ１０２からの画像データを正常にメモリ１０５に格納することができる。 - 特許庁

To provide a charge/discharge control method of an alkaline battery that can avoid overcharging and over-discharging while avoiding a memory effect without conducting a refresh cycle that requires a long time, and a power supply system.例文帳に追加

長時間を要するリフレッシュサイクルを行うことなくメモリー効果を回避しつつ、過充電および過放電をも回避できる、アルカリ蓄電池の充放電制御方法および電源システムを提供する。 - 特許庁

To read out data stably without reducing access speed and increasing circuit area by performing simultaneously bit line reset operation in a read-out cycle of a flash memory of a NOR type and read-out operation.例文帳に追加

ノアタイプのフラッシュメモリの読み出しサイクルにおけるビット線リセット動作を読み出し動作と並行して行い、アクセス速度の低下や回路面積の増大を招くことなく安定にデータを読み出す。 - 特許庁

This exercise information recording system, after distinguishing an exercise repetition based on acceleration information from an acceleration sensor, stores the time or frequency data of the exercise per cycle in its memory.例文帳に追加

加速度センサからの加速度情報により運動の繰り返しを判別し、運動の１サイクル毎の時刻情報あるいは回数情報を本発明の運動情報記録装置のメモリに格納する。 - 特許庁

To provide a method of producing an NiTiCu shape memory alloy which has a high transformation temperature, has an elongated cryogenic cycle, and has a high yield in production, i.e., has satisfactory hot workability.例文帳に追加

高い変態温度を有するとともに、冷熱サイクル寿命が長く、かつ製造における歩留りが高い、すなわち熱間加工性のよいＮｉＴｉＣｕ形状記憶合金の製造方法を提供すること。 - 特許庁

The CAM includes a retrieval port 102b for performing retrieval operation in each clock cycle, and a maintenance port 103a for writing and reading data at an address position of the content addressable memory.例文帳に追加

ＣＡＭは、各クロックサイクルで検索動作を実行するための検索ポート１０２ｂと、コンテントアドレサブルメモリのアドレス位置でデータの書き込みおよび読み出しをするためのメンテナンスポート１０３ａと、を備える。 - 特許庁

The memory circuit 4 successively performs precharge, sensing operation, and data output operation in reading operation at 0.5 cycle of each clock signal, and simultaneously performs the data output with the precharge of the next reading operation.例文帳に追加

メモリ回路４は読出動作においてプリチャージ、センス動作、データ出力動作を各々クロック信号の０．５サイクルで順次行ない、データ出力と次の読出動作のプリチャージを同時に行なう。 - 特許庁

To manage the download and life cycle of an application in the limited integrated equipment environment of a memory by controlling the download, execution and caching of a single Java(R) application.例文帳に追加

組込み機器において、Ｊａｖａ仮想マシン等のハードウェア非依存型プロセッサが機器にインストールされることにより、アプリケーションが機器にダウンロードされその機器上で実行されることが可能になる。 - 特許庁

By generating the hang-up signal in response to the access command supplied from the outside of a semiconductor memory instead of a signal generated inside the semiconductor memory, the control signal generation circuit can be reset without increasing the access cycle time when the control signal generation circuit is frozen.例文帳に追加

ハングアップ信号を半導体メモリの内部で生成される信号ではなく、半導体メモリの外部から供給されるアクセスコマンドに応答して生成することで、制御信号生成回路がフリーズしたときに、アクセスサイクル時間を増加することなく制御信号生成回路をリセットできる。 - 特許庁

To provide a semiconductor memory comprising first and second banks of the memory cells which are so constituted that in a refreshing cycle, no operation is performed in one of the first and second banks while the content of predesignated number of cells in the other bank is being refreshed.例文帳に追加

リフレッシュサイクルで第１及び第２バンクの中一つでは何ら動作も行なわず、第１及び第２バンクの中他の一つで各々の所定数のセルのコンテンツがリフレッシュされるように構成されるメモリセルの第１及び第２バンクを含む半導体メモリ及びそのリフレッシュ方法を提供すること。 - 特許庁

A reception weight vector calculation device 12 calculates weight vector by using antennas, whose number is equivalent to a half of the signal length of a known reference signal stored in a memory 15 for a 1st cycle and reproduces part of a succeeding data signal for giving the reproduced signal to the memory 15 as an additional reference signal.例文帳に追加

第１のサイクルで、メモリ１５に保持されている既知の参照信号の信号長の１／２の本数のアンテナを用いて、受信ウェイトベクトル計算機１２は、ウェイトベクトルを計算し、後続のデータ信号の一部を再生して追加の参照信号としてメモリ１５に与える。 - 特許庁

When the address and data are written into the FIFO 14, a blend processing circuit 15 conducts a read modify write cycle of reading the data of the same address out of a memory 17 and mixing the read out data and the data written into the FIFO 14, then rewriting the same into the memory 17.例文帳に追加

そして、ブレンド処理回路１５は、ＦＩＦＯ１４に前記アドレス及びデータが書き込まれると同一アドレスのデータをメモリ１７より読み出し、その読み出したデータとＦＩＦＯ１４に書き込まれたデータとを所定の比率で混合してからメモリ１７に書き戻すリード・モディファイ・ライトサイクルを行う。 - 特許庁

A rate signal is outputted based on a cycle information stored in a rate memory, the rate signal is delayed to output edges based on timing information of an edge memory, and the IC tester for testing a device under test is improved, using the edges.例文帳に追加

本発明は、レートメモリに格納された周期情報に基づいて、レート信号を出力し、このレート信号を、エッジメモリのタイミング情報に基づいて、遅延し、エッジを出力させ、このエッジを用いて、被試験対象の試験を行うＩＣテスタに改良を加えたものである。 - 特許庁

In this method, the semiconductor memory comprises the first and second banks of the memory cells so constituted that in the refreshing cycle, no operation is performed in one of the first and second banks while the content of predesignated number of cells in the other bank is being refreshed.例文帳に追加

本発明は、半導体メモリにおいて、リフレッシュサイクルで、第１及び第２バンクの中一つでは、何ら動作も行なわれず、前記第１及び第２バンクの中他の一つでは、各々の所定数のセルのコンテンツがリフレッシュされるように構成された第１及び第２バンクのメモリセルを含む。 - 特許庁

To provide a memory device provided with SDRAM in which access speed is increased by setting the number of times of burst access at the time of initialization at which burst access based on burst length for performing burst access is set in a read/write cycle, in a memory device provided with SDRAM performing burst access.例文帳に追加

バーストアクセスを行うＳＤＲＡＭを備えたメモリ装置において、バーストアクセスを行うためのバースト長に基づくバーストアクセスをリード／ライトサイクルで設定する初期化時にそのバーストアクセスの回数を設定するようにして、アクセスの高速化を図ったＳＤＲＡＭを備えたメモリ装置を提供する。 - 特許庁

A data segment selecting part 3 selects the segment to constitute the phase signals from among the plurality of data segments to determine the prescribed cycle portion of one signal stored in the memory 1, in each one of a plurality of segment intervals IS constituting a phase signal cycle for generating the phase signal.例文帳に追加

データ・セグメント選択部３は、位相信号を発生するための位相信号サイクルを構成する複数のセグメント・インターバルＩＳの各々において、メモリ１に格納された１つの信号の所定周期分を定める複数のデータ・セグメントのうちから、それら位相信号を構成するためのセグメントを選択する。 - 特許庁

An amount of consumable supplies to be used for each apparatus installed in the visiting place: an amount of delivery of the consumable supplies for each apparatus; and a visiting cycle of each installation place of the apparatus for each apparatus are recorded in a memory of an information processor 100, and the first call day to visit the visiting place is set according to the cycle.例文帳に追加

情報処理装置１００に、訪問先に設置される機器ごとの消耗品の使用量、前記機器ごとの前記消耗品の納入量、前記機器ごとに前記機器の設置先毎に訪問するサイクルをメモリに記録し、前記訪問先に訪問する第一の訪問日を前記サイクルに従って設定しておく。 - 特許庁

Then, a procedure (409) is executed, which receives a parallel code generating plan (412) input by a user, divides the processing of the code, and finds a parallelization method which makes an execution cycle shortest while forecasting an execution cycle from the operation amount, the contents of the processing, the cache usage of the reused data, and the main memory access data volume.例文帳に追加

そして、ユーザが入力した並列コードの生成方針（４１２）を受けて、前記コードの処理を分割すると共に、その演算量と処理内容、再利用データのキャッシュ利用、主記憶アクセスデータ量から実行サイクルを予測しながら、実行サイクルが最短となる並列化方法を求める手順（４０９）を実行する。 - 特許庁

To control a wait function for prolonging an external access cycle possessed by other processor from a processor when the processor operates to start and stop, and synchronize start and stop of a plurality of processors by prolonging the external access cycle to a memory and an external input/output device of the other processor.例文帳に追加

あるプロセッサが始動／停止の動作を行う際に、該プロセッサから他のプロセッサが保有する外部アクセス・サイクルを延長させるＷａｉｔ機能を制御し、他のプロセッサの、メモリや外部入出力デバイスなどに対する外部アクセス・サイクルの延長を行うことにより、複数のプロセッサの始動／停止を同期化させる。 - 特許庁

The charged state data is counted every time the data is stored in the nonvolatile memory 133, a charging cycle deterioration correction value is specified from the charged state deterioration correcting table on the basis of the number of charging cycles obtained from the number of counts, and the fully charged capacity data is corrected using the charging cycle deterioration correction value.例文帳に追加

そして、充電状態データを不揮発性メモリ１３３に格納する毎にカウントし、そのカウント数から求めた充電サイクル数に基づいて充電放置劣化補正テーブルから充電サイクル劣化補正値を特定し、当該充電サイクル劣化補正値により満充電容量データを補正する。 - 特許庁

To provide a control program reloading method or the like not to generate a cycle wait caused by division without providing a memory, which is not required for digital broadcast reception equipment excepting for the time of control program reloading.例文帳に追加

デジタル放送受信装置において、制御プログラム書き換え時以外に必要とされないメモリを備えることなく、且つ、分割することによる周期待ちが発生しない制御プログラム書き換え方法等を提供する。 - 特許庁

The early pipeline control circuit together with the control units enforces a set of pipelining rules to ensure data integrity and proper cycle termination, thus providing an efficient series of pipelined memory access cycles.例文帳に追加

早期パイプライン制御回路は制御ユニットとともにデータの完全性および適切なサイクル終了を保証するため１組のパイプライン化ルールを実施し、効率的な一連のパイプライン化されたメモリアクセスサイクルを提供する。 - 特許庁

Because the plurality of banks can be precharged by a one-time all bank precharge command, the command can be supplied to the semiconductor memory according to a state of the bank even when a vacant cycle inserted with the command is small.例文帳に追加

１回のオールバンクプリチャージコマンドにより、複数のバンクをプリチャージできるため、コマンドを挿入する空きサイクルが少ない場合にもバンクの状態に応じて、コマンドを効率的に半導体メモリに供給できる。 - 特許庁

The control system is equipped with an initialization module stored in a memory device, so as to determine specified initial and final joint angles for an initial cycle of the work implement indicative of the specified excavating and dump locations, respectively.例文帳に追加

制御システムは記憶装置に記憶された初期化モジュールを備え、それぞれ指定された掘削及びダンプ位置を示す作業機具の初期サイクルのための指定された初期及び最終ジョイント角度を決定する。 - 特許庁

To eliminate malfunction at the time of read-out caused by a coupling noise from a non-selection bit line being adjacent to a selected bit line without increasing chip area and an operation cycle time with respect to a semiconductor memory.例文帳に追加

半導体メモリ装置において、チップ面積及び動作サイクル時間を増大することなく、選択したビット線に隣接する非選択のビット線からのカップリングノイズによる読み出し時の誤動作を解消する。 - 特許庁

The next characteristic point prediction part uses a current characteristic point data and a characteristic point data before two cycles on the pulse wave shape read out of the memory part in order to predict the future characteristic point after one cycle on the pulse wave shape.例文帳に追加

次期特徴点予測部は、現在の特徴点データと、記憶部から読み出した脈波波形上で２周期前までの特徴点データを使用して、脈波波形上の１周期未来の特徴点を予測する。 - 特許庁

To provide a synchronous type semiconductor memory in which an input buffer circuit can be activated only by a required operation cycle without deteriorating high speed responsiveness of an input buffer, and reduction of the current consumption can be realized.例文帳に追加

入力バッファの高速応答性を損なうことなく必要な動作サイクルでのみ入力バッファ回路を活性化させ、低消費電流化をも実現することができる同期型半導体記憶装置を提供すること。 - 特許庁

By setting the cycle of the pulse signal PWM appropriately, the system bus 4 is not occupied for many hours by the data transfer inside the memory 2 and adverse effects on another task which operates in parallel are reduced.例文帳に追加

パルス信号ＰＷＭの周期を適切に設定することにより、メモリ２内でのデータ転送によってシステムバス４が長時間占有されることがなくなり、並行動作する別タスクへの悪影響が減少する。 - 特許庁

To provide a coil spring having shape memory effect reversible in a radial direction with respect to a temperature cycle such that a spontaneous shape when heated is elongated in the radial direction, and a spontaneous shape when cooled is shrinked in the radial direction.例文帳に追加

加熱時の自発的形状が径方向への伸び、冷却時の自発的形状が径方向へ縮んだ状態になる、温度サイクルに対して径方向に可逆的な形状記憶効果を有するコイルバネを得る。 - 特許庁

The surface image of a transfer belt 5 or transfer material P is sampled in a fixed cycle by using a CMOS sensor 34 in a DSP 50, fetched in an internal buffer 152 and also stored in an image memory 153.例文帳に追加

ＤＳＰ５０において、ＣＭＯＳセンサ３４を用いて転写ベルト５または転写材Ｐの表面画像を一定周期でサンプリングし、内部バッファ１５２へ取り込むとともに画像メモリ１５３へ格納する。 - 特許庁

The lighting on and off cycle in which power is turned on for one second and then turned off for one second is repeated for 5 times or more, and when the detection signal of the no-load detection circuit 14 shows installation of the fluorescent lamp, the non-volatile memory 15 is reset.例文帳に追加

１秒間オンし、その後１秒間オフする点滅サイクルを５回以上行い、無負荷検出回路１４の検出信号が蛍光ランプ装着時に、前記不揮発性メモリ１５をリセットする。 - 特許庁