「memory cycle」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To reduce a memory capacity for storing correction data by varying the sampling cycle of positional deviation, to make it dependent on the shape of a command.例文帳に追加

指令の形状に依存して位置偏差のサンプリング周期を可変にして、補正データを記憶するメモリ容量を減らす。 - 特許庁

Since no access is made to the memory cell array during the burst transfer cycle, the ECC processing does not cause a delay in the reading/writing processing.例文帳に追加

バースト転送サイクル内において、メモリ・セル・アレイへのアクセスがないので、ＥＣＣ処理がリード／ライト処理に遅延を生じさせない。 - 特許庁

To provide a technique capable of relaxing the long cycle restriction in a semiconductor memory device requiring a refresh operation.例文帳に追加

リフレッシュ動作を必要とする半導体メモリ装置におけるロングサイクル制限を緩和することのできる技術を提供する。 - 特許庁

Further, the elapse time from the start of metering is calculated while adding a processing cycle T to be stored in the memory part THmin(n) (203).例文帳に追加

又、処理周期Ｔを加算しながら計量開始からの経過時間を求めメモリ部Ｔｍｉｎ（ｎ）に記憶する（２０３）。 - 特許庁

An access time since read access is started until write data to an external memory 4 and read data from the external memory 4 are matched is measured by a measuring unit 6 and a comparator 7 in a memory access adjusting device 5 of a system controller 100, and a memory access controller 3 automatically sets the wait cycle corresponding to the memory specification of the external memory 4 based on the result.例文帳に追加

システムコントローラ１００のメモリアクセス調整装置５内の計測器６、および比較器７により、リードアクセスを開始してから、外部メモリ４へのライトデータと外部メモリ４からのリードデータとが一致するまでのアクセスタイムを計測し、メモリアクセス制御装置３が、その結果に基づいて、外部メモリ４のメモリスペックに応じたウエイトサイクルを自動的に設定する。 - 特許庁

When cleaning cycle time which is longer than normal cleaning cycle time is set through an operating section 21, a control section 24 calculates suction waiting time by subtracting the normal cleaning cycle time from the set cleaning cycle time and controls the calculated data by storing the data in a memory 22.例文帳に追加

操作部２１を介して通常の洗浄サイクル時間よりも長い洗浄サイクル時間を設定すると、制御部２４が、操作部２１を介して設定された洗浄サイクル時間から通常の洗浄サイクル時間を減算処理して吸引待ち時間を算出しこのデータをメモリ２２に記憶制御する。 - 特許庁

Namely, the memory cell arrays 110-1 to 110-4 are sectioned into plural areas, wherein memory cells not to be read at the same time in the same cycle are arrayed.例文帳に追加

すなわち、メモリセルアレイ１１０−１〜１１０−４は、複数の領域に区分され、各領域内には、同一サイクルで同時に読み出しの対象とされないメモリセルが配列される。 - 特許庁

In the field memory which performs reading/writing in a one-field unit, previous field data is read from a selection memory region during the time of one access cycle and the next field data is written therein.例文帳に追加

読出し／書込みを１フィールド単位で行うフィールドメモリにおいて、１アクセスサイクルの間に、選択メモリ領域から前フィールドデータを読出し、そこに次のフィールドデータを書込む。 - 特許庁

If such cycles must be created, it is important to ensure they are explicitly broken to avoid the delayed destruction of objects and increased memory consumptionwhich occurs.Though the cycle detector will catch these, destruction of the frames(and local variables) can be made deterministic by removing the cycle in a finally clause.例文帳に追加

参照の削除をPythonの循環参照検出機能にまかせる事もできますが、finally節で循環参照を解除すれば確実にフレーム(とそのローカル変数)は削除されます。 - Python

A super cycle pattern memory 4 records a plurality of pattern data and execution sequences to pattern memory groups which sends set values to electromagnet power source groups 1 and an electromagnetic wave generating device 2, a timing signal generating device 6 generates switching timing signals of the pattern data and execution sequences to the super cycle pattern memory 4 to switch a plurality of the pattern data and the execution sequences to the pattern memory group 3.例文帳に追加

スーパーサイクルパターンメモリ４は、電磁石電源群１及び電磁波発生装置２に設定値を送るパターンメモリ群に対する複数のパターンデータ及び実行順序を記録し、タイミング信号発生装置６はスーパーサイクルパターンメモリ４に対してパターンデータ及び実行順序の切替タイミング信号を発生し、パターンメモリ群３に対する複数のパターンデータ及び実行順序を切り替える。 - 特許庁

The memory device provided with SDRAM is a memory device controlling SDRAM performing burst access based on burst length, a cycle number counter setting the number of times of burst access based on the burst length at the time of initialization at which the burst length is set is provided, burst cycles in a read/write cycle are performed by the number of times set in the cycle number counter.例文帳に追加

ＳＤＲＡＭを備えたメモリ装置は、バースト長に基づくバーストアクセスを行うＳＤＲＡＭを制御するメモリ装置であって、前記バースト長を設定する初期化時に、バースト長に基づくバーストアクセスの回数を設定するサイクル数カウンタを設け、リード／ライトサイクルにおけるバーストサイクルを該サイクル数カウンタに設定された回数だけ行うようにしたことである。 - 特許庁

The program counter outputs an instruction address that indicates a leading memory bank storing a leading part of a very long instruction of the next cycle.例文帳に追加

プログラムカウンタは、次サイクルの超長命令の先頭部分が格納されている先頭メモリバンクを指す命令アドレスを出力する。 - 特許庁

To improve transfer efficiency on a host bus by transferring payloads for plural cells to a host memory in the DMA cycle at a time.例文帳に追加

複数セル分のペイロードを１回のＤＭＡサイクルでホストメモリに転送することにより、ホストバス上の転送効率を向上させる。 - 特許庁

The data stored in the volatile memory are continuously read during each deflection cycle and given to an auxiliary concentration windings (665, 615).例文帳に追加

各偏向サイクル中、揮発性メモリに記憶されたデータは連続的に読み出され、補助の集中巻線（６６５、６１５）に与えられる。 - 特許庁

In the synchronous semiconductor memory, a shift circuit (50a) which shifts an automatic precharge command signal (APC) for a prescribed clock cycle period is provided in a plurality of banks in common.例文帳に追加

複数のバンクに共通にオートプリチャージ指示信号（ＡＰＣ）を所定クロックサイクル期間シフトするシフト回路（５０ａ）を設ける。 - 特許庁

To detect a flicker defect in a cycle as long as possible using a limited frame memory in flicker defect pixel detection of a solid-state imaging device.例文帳に追加

固体撮像素子の点滅欠陥画素検出において、限られたフレームメモリでできるだけ長い周期の点滅欠陥を検出する。 - 特許庁

Access to the dynamic frequency scaling cache memory in an idle time of a single low-frequency dynamic frequency scaling clock cycle is disclosed.例文帳に追加

単一低周波ダイナミック周波数スケーリングクロックサイクルの休止時間中にダイナミック周波数スケーリングキャッシュメモリへのアクセスが開示される。 - 特許庁

USE OF MULTIPLE VOLTAGE CONTROLLED DELAY LINES FOR PRECISE ALIGNMENT AND DUTY CYCLE CONTROL OF DATA OUTPUT OF DDR MEMORY DEVICE例文帳に追加

ＤＤＲメモリデバイスのデータ出力のデューティサイクル制御及び正確な調整のための複数の電圧制御された遅延ラインの利用 - 特許庁

To provide a semiconductor memory in which a cycle time is improved, stable operation is secured, and power consumption is reduced.例文帳に追加

サイクルタイムが高められるとともに安定した動作が確保され、さらに消費電力の低減化が図られた半導体メモリを提供する。 - 特許庁

A LED 14b outputs an encrypted optical ID signal corresponding to the encrypted ID in the transmission memory circuit 14a at a constant cycle.例文帳に追加

ＬＥＤ１４ｂは、送信メモリ回路１４ａ内の暗号化ＩＤに応じた暗号化光ＩＤ信号を一定周期で出力する。 - 特許庁

An MPU 19 stores information on the calculated velocity value in a memory, and transmits the information on the velocity value in a transmission cycle of 16.7 ms.例文帳に追加

ＭＰＵ１９は、算出された速度値の情報をメモリに記憶し、１６．７ｍｓの送信周期で速度値の情報を送信する。 - 特許庁

To shorten a cycle time in a data read-out operation even in a ferroelectric memory on which an ECC (Error Checking and Correcting) circuit is mounted.例文帳に追加

本発明は、ＥＣＣ回路を搭載した強誘電体メモリにおいて、データ読み出し動作時のサイクルタイムを短縮できるようにする。 - 特許庁

A DMA controller 24 monitors and distributes a memory cycle to store pixel data in the rate adjustment buffer 26d line-sequentially.例文帳に追加

ＤＭＡコントローラ２４はメモリサイクルを監視し分配することで、画素データをライン順次にレート調節用バッファ２６ｄに格納させる。 - 特許庁

Image data are DMA-transferred by DMA transfer A at a constant cycle to a disk memory through a camera module and a DMA circuit.例文帳に追加

ＤＭＡ転送Ａにより、画像データが一定周期でカメラモジュール→ＤＭＡ回路→表示メモリという経路でＤＭＡ転送される。 - 特許庁

The image frame of the second cardiac cycle is timely and spatially matched (1020) with a corresponding image frame from the cine-loop memory (1050).例文帳に追加

第２の心周期の画像フレームは、フレームごとに、シネループ・メモリ（1050）からの対応する画像フレームと時間的かつ空間的に整合される（1020）。 - 特許庁

A signal processor stores a frame data generated for each specified time cycle in a frame memory in time series manner when receiving a shutter command.例文帳に追加

信号処理部は、シャッター指令を受けると、所定の時間周期毎に生成したフレームデータを時系列にフレームメモリに格納する。 - 特許庁

The photographic information, the position information, and the vehicle control information are renewed every fixed cycle and stored in a memory part 5.例文帳に追加

これらの撮影情報や位置情報や車輌の制御情報は、一定周期ごとに更新されながらメモリ部５に記憶される。 - 特許庁

The minimum number of memory banks for storage of the multiple copies of the given data item is selected as a function of a random cycle time and a random bank access delay of the memory banks, e.g. as an integer greater than or equal to a ratio of the random cycle time to the random bank access delay.例文帳に追加

与えられたデータ項目の複数のコピーを格納するためのメモリバンクの最小数は、それらメモリバンクのランダムサイクル時間とランダムバンクアクセス遅延の関数として、例えばランダムサイクル時間のランダムバンクアクセス遅延に対する比より大きいかこれに等しい整数として選択される。 - 特許庁

A moving image transmission section 108 comprises a memory 112 for storing encoded data output from a motion picture encoding section 106, a timer 111 for clocking a predetermined cycle, and a transmission control section 113 for transmitting the encoded data stored in the memory 112 in the cycle determined with a communication partner beforehand.例文帳に追加

動画像送信部１０８は、動画符号化部１０６から出力される符号化データを格納するメモリ１１２と、所定の周期を計時するタイマ１１１と、予め通信相手と取り決めた周期で、メモリ１１２に格納された符号化データを送信する送信制御部１１３とを備える。 - 特許庁

In a dynamic memory circuit, first and second internal operation cycles IOC1, IOC2 are allotted to one external operation cycle EOC conforming to a command, internal operation corresponding to the command is performed in the first internal operation cycle, and refreshment operation responding to a refreshment signal is performed in the second internal operation cycle.例文帳に追加

本発明のダイナミックメモリ回路では、コマンドに従う１つの外部動作サイクルEOCに対して、第１及び第２の内部動作サイクルIOC1,IOC2を割り当てて、第１の内部動作サイクルで前記コマンドに対応する内部動作を行い、第２の内部動作サイクルでリフレッシュ信号に応答するリフレッシュ動作を行う。 - 特許庁

The data recorded in the respective sub-areas S differ in life cycle value as a period for which data is recorded in the on-chip memory 104, and sub-areas S including data having a short life cycle value are provided adjoining sub-areas S including data having a long life cycle value.例文帳に追加

そして，各サブ領域Ｓに記録されるデータは，オンチップメモリ１０４に記録されている期間であるライフサイクル値がそれぞれ異なっており，ライフサイクル値が短いデータを含むサブ領域Ｓが，ライフサイクル値が長いデータを含むサブ領域Ｓと隣接して設けられている。 - 特許庁

A memory reset unit 19 is disposed to clear a memory 15 for storing one cycle of a compensated signal to be input, and signal information stored in the memory 15 is freely reset according to the state of the disk device through a controller 20.例文帳に追加

入力される被補償信号の１周期分を記憶するメモリ１５を０クリアするメモリリセット部１９を備え、コントローラ２０を介してディスク装置の状態に応じてメモリ１５に記憶された信号情報のリセットを自在に行えるようにした。 - 特許庁

Spare memory array block is configured to be selected by the 12-bit row address of 4K cycle out of the 13-bit row address of 8K cycle excluding the most significant row address bit RA13.例文帳に追加

予備メモリアレイブロックは８ＫサイクルのロウアドレスＲＡ１〜ＲＡ１３に対応する１３ビットのロウアドレスのうち最上位ロウアドレスＲＡ１３を除く４Ｋサイクル分の１２ビットのロウアドレスによって選択されるように構成する。 - 特許庁

The controller fetches data of a different address output from the nonvolatile memory for each cycle of the read control signal in synchronization with the output timing of the read control signal delayed by one cycle.例文帳に追加

コントローラは、ＥＤＯ出力モードを設定した不揮発性メモリがリード制御信号の周期毎に出力する異なるアドレスのデータをリード制御信号の一周期遅れの出力タイミングに同期して取り込む。 - 特許庁

To improve performance while reducing a memory access cycle by increasing an access frequency in the same row address after dividing a memory holding image data of each color into strip-like regions of a burst unit of DMA.例文帳に追加

各色の画像データを保持するメモリをＤＭＡのバースト単位の短冊状の領域に分割し、同一ローアドレス内のアクセス頻度を上げることでメモリアクセスサイクルを短縮し、パフォーマンス向上を図る。 - 特許庁

Data from the second selector 112 is taken as an address to read data from a memory 116 in the first half of a cycle, and data resulting from adding one by an adder 120 is written to the memory 116 in the latter half.例文帳に追加

第２セレクタ１１２からのデータをアドレスとして周期の前半でメモリ１１６からデータを読み出し、後半で加算器１２０により１だけ加算されたデータをメモリ１１６に書き込む。 - 特許庁

To provide a system and method for issuing a refresh cycle which prevents memory cells of a storage device (polymer ferroelectric memory device) from becoming imprinted or stuck in a current state.例文帳に追加

ストレージ装置（高分子強誘電性メモリ装置）のメモリのセルが現在の状態に刻印(imprinted)または膠着されるのを防止するためのリフレッシュ・サイクルを発行するシステムおよび方法を提供する。 - 特許庁

To provide an apparatus and method for driving a ferroelectric memory that can secure an enough read/write cycle time of an address during a chip is driven.例文帳に追加

チップ駆動時にアドレスのリード／ライトサイクル時間を十分に確保できるようにした強誘電体メモリの駆動装置及び方法を提供する。 - 特許庁

Therefore, it is possible to reduce the capacity of an instruction memory 11 while increasing the number of instructions which can be executed in parallel per one cycle.例文帳に追加

したがって、１サイクルあたりに並列実行できる命令数を多くしつつも、命令メモリ１１の容量を小さくすることが可能となる。 - 特許庁

To provide a data transfer system having improved data transfer efficiency without increased transfer cycle when transferring data to a shared memory.例文帳に追加

共有メモリへデータを転送する際の転送サイクルを増大させることなく、データの転送効率を向上させたデータ転送システムを提供する。 - 特許庁

In the motor revolution detection device, a memory 42 stores the cycle of pulse signals measured with a measurement unit 43 in order as cyclic data.例文帳に追加

モータ回転数検出装置では、測定部４３が測定したパルス信号の周期を記憶部４２が周期データとして順次記憶する。 - 特許庁

In this point, activation times in a cycle frame are assigned to power stages to be controlled and stored in a table in a non-volatile memory.例文帳に追加

この点において、制御対象の電力段に、サイクルフレーム内の作動時間が割り当てられ、不揮発性メモリの中のテーブルに格納される。 - 特許庁

To provide a semiconductor memory and a semiconductor integrated circuit device in which a data input/output cycle can be varied quickly.例文帳に追加

データ入出力周期を迅速に変化することが可能な半導体記憶装置および半導体集積回路装置を提供することである。 - 特許庁

In the configuration registers 61 and 71 of bus slaves 6 and 7, a delay cycle number is stored corresponding to required memory space and I/O space.例文帳に追加

バススレーブ６，７のコンフィグレーションレジスタ６１，７１に、必要なメモリ空間およびＩ／Ｏ空間に対応してディレイサイクル数を格納しておく。 - 特許庁

To provide a pulse radar device for reducing a necessary memory capacity, and shortening greatly a time required for a one-time detection cycle.例文帳に追加

必要なメモリ容量を低減するとともに、１回の検出サイクルに要する時間を大幅に短縮化したパルスレーダ装置を提供する。 - 特許庁