「memory cycle」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

That is, in accordance with the operating condition of the cycle counter, permission/prohibition setting of the readout timing from the memory is performed.例文帳に追加

つまり、サイクルカウンタの動作状態に応じて、メモリからの読出タイミングの許可／禁止設定を行うようにする。 - 特許庁

To provide a semiconductor memory device operated at a proper refreshing cycle, according to changes in the ambient temperature.例文帳に追加

周囲の温度変化に応じた適切なリフレッシュ周期で動作可能な半導体記憶装置を提供する。 - 特許庁

To provide a device and a method for accessing a memory core two times or more in one clock cycle using self-timing logic.例文帳に追加

自己タイミング論理を使用し、１クロックサイクル中にメモリコアを２回以上アクセスする装置と方法を開示する。 - 特許庁

The timing identifiers in the FIFO memory are written and read in every certain cycle.例文帳に追加

ＦＩＦＯメモリ３０のタイミング識別子は、一定周期ごとに書き込みおよび読み出しが行われるようになっている。 - 特許庁

Then, refreshing is made from the fall of the one-shot pulse to the end of the address skew period of a succeeding memory cycle.例文帳に追加

次に、ワンショットパルスの立ち下がりから後続のメモリサイクルのアドレススキュー期間終了までにリフレッシュを行う。 - 特許庁

The test pattern memory means 130 outputs a necessary test pattern every cycle period according to the address designation signal.例文帳に追加

テストパターン記憶手段１３０は、アドレス指定信号により、サイクル周期毎に必要なテストパターンを出力する。 - 特許庁

To reduce access cycle time without enlarging a chip size in a semiconductor memory having an error correcting function.例文帳に追加

エラー訂正機能を有する半導体メモリにおいて、チップサイズを大きくすることなくアクセスサイクル時間を短縮する。 - 特許庁

To provide a numerical control device, a control program, and a memory device which can certainly reduce a tool replacement cycle.例文帳に追加

工具交換サイクルを確実に短縮できる数値制御装置、制御プログラム及び記憶媒体を提供する。 - 特許庁

To provide a semiconductor memory apparatus in which a random cycle time (tRC) at the time of write-in operation can be reduced.例文帳に追加

書き込み動作時におけるランダムサイクルタイム(ｔＲＣ）を低減できる半導体記憶装置を提供する。 - 特許庁

A refresh address is generated in a refresh cycle such that refresh leveraging is used to refresh a memory device.例文帳に追加

リフレッシュレバレッジングを利用してメモリ装置をリフレッシュするように、リフレッシュアドレスがリフレッシュ周期で生成される。 - 特許庁

When the Disk Controller 6 asserts a special cycle instruction signal 30 indicating to be the access to the memory present in the memory hole, the access to the memory space is distributed to the access to a DRAM 3b not available usually.例文帳に追加

またＤｉｓｋ Ｃｏｎｔｒｏｌｌｅｒ６がメモリホール領域に存在するメモリへのアクセスであることを示す特殊サイクル指示信号３０をアサートした場合、通常使用できないＤＲＡＭ３ｂへのアクセスに振り分けられる。 - 特許庁

A microcomputer 30 containing a flash memory includes: the CPU 1; the flash memory 2; the memory (RAM)3; an I/O 4; an address decoder 5; an instruction cycle detecting part 6; a counter 7; a register 8 and a comparator 9.例文帳に追加

フラッシュメモリ内蔵マイクロコンピュータ３０には、ＣＰＵ１、フラッシュメモリ２、メモリ（ＲＡＭ）３、Ｉ／Ｏ４、アドレスデコーダ５、命令サイクル検出部６、カウンタ７、レジスタ８、及び比較器９が設けられる。 - 特許庁

When memory accesses from access sources 1 and 2 compete with respect to the RAM 3, a memory access from the access source 2 is delayed by the memory access arbitration circuit 10 within the access cycle, and arbitration is performed so that the memory access to the RAM 3 is made before the next memory access.例文帳に追加

ＲＡＭ３に対してアクセス元１、２からのメモリアクセスが競合した場合、メモリアクセス調停回路１０によって、アクセス元２からのメモリアクセスを、そのアクセスサイクル内で遅延させて、次のメモリアクセスまでにＲＡＭ３に対してメモリアクセスが行われるように調停する。 - 特許庁

The memory includes a memory reset part 19 for clearing a memory 15 to store one cycle of the input signal to be compensated to freely reset signal information stored in the memory 15 in accordance with a state of the disk drive via a controller 20.例文帳に追加

入力される被補償信号の１周期分を記憶するメモリ１５を０クリアするメモリリセット部１９を備え、コントローラ２０を介してディスク装置の状態に応じてメモリ１５に記憶された信号情報のリセットを自在に行えるようにした。 - 特許庁

If it is impossible to refresh the memory, a reference relationship is established so as to use the data within the refresh cycle of the external memory, while if it is possible to refresh the memory, the external memory is refreshed within the idle time.例文帳に追加

リフレッシュができない場合には使用データが外部メモリのリフレッシュサイクル以内に符号化において使用されるように参照関係を設定し、リフレッシュを行うことが可能な場合には、空き時間内に外部メモリのリフレッシュを行う映像符号化装置。 - 特許庁

To reduce a circuit size by reducing performance deterioration of a CPU to shorten an access cycle to a memory, if two or more access sources to the memory exist, in a memory access control circuit capable of performing access control to the memory.例文帳に追加

メモリへのアクセス制御を行うことが可能なメモリアクセスコントロール回路において、メモリへのアクセス元が複数存在する場合は、ＣＰＵのパフォーマンスの低下を低減させることにより、メモリへのアクセスサイクルを低減し、回路規模を削減する。 - 特許庁

To provide a memory mapping apparatus and method in a video decoder/encoder in which an independently accessible memory bank structure is utilized to decrease a total cycle number required for recording video data on a memory or for reproducing video data from the memory.例文帳に追加

独立的にアクセス可能なメモリバンク構造を利用して、メモリに映像データを記録し、またはメモリから映像データを再生するのにかかる総サイクル数を減少させるビデオデコーダ／エンコーダでのメモリマッピング装置及びその方法を提供する。 - 特許庁

A vertical enlargement control circuit 110 reads the video signal out of the memory 103 in a line cycle corresponding to an enlargement scale.例文帳に追加

垂直拡大制御回路１１０は拡大率に応じたライン周期でメモリ１０３から映像信号を読みだす。 - 特許庁

To provide a testing method for a non-volatile memory in which reliability is kept, a cycle time is shortened, and a manufacturing cost is reduced.例文帳に追加

信頼性を維持しつつ、サイクル時間短縮およびコスト削減を図った、不揮発性メモリ検査方法を提供する。 - 特許庁

A simulator 2 (300) stores simulation history information associated with the operation cycle in a data storage memory 320.例文帳に追加

シミュレータ２（３００）は、動作サイクルと関連付けられたシミュレーション履歴情報をデータ保持用メモリ３２０に格納する。 - 特許庁

A central processing unit allows for processing of very wide data words from global memory in single cycle operations.例文帳に追加

中央処理装置は、単一サイクルのオペレーションで、グローバルメモリからの非常に幅の広いデータ語を処理することができる。 - 特許庁

To provide a nonvolatile ferroelectric memory device and a driving method capable of minimizing a chip cycle time.例文帳に追加

チップサイクルタイムを最小化することができる不揮発性強誘電体メモリ装置並びにその駆動方法を提供する。 - 特許庁

To easily perform in a short time heat cycle tests of a shape memory alloy member repeated a multiplicity of times.例文帳に追加

多数回繰返しの形状記憶合金部材の熱サイクル試験を短期間で簡易的に行うことができるようにする。 - 特許庁

To secure a long refresh cycle time by securing long data maintain period even when there is certain current leakage from a memory cell.例文帳に追加

メモリセルから少々の電流洩れがあっても、データ保持時間を長く確保して、長いリフレッシュサイクル期間を得る。 - 特許庁

This is especially useful on machines with a relatively small number of registers and where memory load instructions take more than one cycle. 例文帳に追加

これは、比較的レジスタ数が少なく、メモリロード命令が 1 サイクルよりも多くを要するマシンにおいて、特に効果的です。 - JM

To reduce a power consumption by changing a memory area to be refreshed without lowering an execution efficiency of an access cycle.例文帳に追加

アクセスサイクルの実行効率を低下させることなくリフレッシュするメモリ領域を変更し、消費電力を削減する。 - 特許庁

To provide a technique relaxing long-cycle restrictions imposed on a semiconductor memory device which needs to be refreshed.例文帳に追加

リフレッシュ動作を必要とする半導体メモリ装置におけるロングサイクル制限を緩和することのできる技術を提供する。 - 特許庁

To provide a semiconductor memory in which a refresh-cycle time can be shortened and power consumption at the time of refreshing can be reduced.例文帳に追加

リフレッシュサイクル時間を短縮でき、しかもリフレッシュ時の消費電力を低減できる半導体メモリを提供する。 - 特許庁

On the other hand, in a write-in operation, data is transferred by 1 bit per one cycle at a time to the semiconductor memory device from the outside.例文帳に追加

一方書込動作では、毎サイクル１ビットずつ外部から半導体記憶装置にデータが転送されてくる。 - 特許庁

To provide a duty cycle calibrating apparatus and method which can be attained with a small area, in a semiconductor memory device.例文帳に追加

半導体記憶装置において、小さな面積で具現できるデューティサイクル校正装置及び方法を提供する。 - 特許庁

The memory device receives a read address and a write address consecutively in one cycle to generate the dual operation decoding signal.例文帳に追加

メモリデバイスは、１つのサイクルで連続的に読出アドレス及び書込アドレスを受信し、デュアル動作デコード信号を生成する。 - 特許庁

A central processing unit allows for processing of very wide data words from a global memory in single cycle operations.例文帳に追加

中央処理装置は、単一サイクルのオペレーションで、グローバルメモリからの非常に幅の広いデータ語を処理することができる。 - 特許庁

The address start signals 6 are updated by the cycle of the integral multiple of the address space of the reference data storage memory part 4.例文帳に追加

アドレス開始信号６は、参照用データ格納メモリ部４のアドレス空間の整数倍の周期で更新される。 - 特許庁

A memory read signal in the CNT2 is activated at timing earlier than that of a memory read signal in the CNT1 so that the fetching and decoding of an instruction are completed within one clock cycle.例文帳に追加

ＣＮＴ２のメモリリード信号がＣＮＴ１のメモリリード信号よりも早いタイミングでアクティブになるようにし、１クロックサイクル内で命令のフェッチ、デコードを完了させる。 - 特許庁

Concretely, in the memory, the relieving processing of the defective cell is executed by executing the cell check of a sector different from an access sector in an erasure/write-in processing cycle to a memory cell array 11.例文帳に追加

具体的には、メモリ・セル・アレイ１１への消去・書き込み処理サイクルにおいて、アクセス・セクタと異なるセクタのセル検査を実行し、不良セルの救済処理が実行される。 - 特許庁

These devices are linked at a cycle of [m sets of pixel memories, a set of the a line memory, m sets of pixel memories and a set of a line memory], starting at the input terminal A.例文帳に追加

これらは入力端子Ａを起点にして［データセレクタを１個、画素メモリをｍ個、ラインメモリを１本、画素メモリをｍ個、およびラインメモリを１本］の周期で連結される。 - 特許庁

To provide a semiconductor device having a nonvolatile memory cell of a high operation speed and a high rewrite cycle and a nonvolatile memory cell of high reliability.例文帳に追加

動作速度が速く、かつ書き換え可能な回数が多くい不揮発性メモリセルと、高い信頼性を有する不揮発性メモリセルとを有する半導体装置を提供する。 - 特許庁

A walking cycle calculation part 6 obtains the smallest value of the between-ankles distance L1 stored in the distance data memory 5 to detect a walking cycle T1 to T3 from the smallest value.例文帳に追加

歩行周期算出部６は、距離データ記憶部４に格納された距離データから両くるぶし間距離Ｌ１の最小値を求め、該最小値から歩行周期Ｔ１〜Ｔ３を検出する。 - 特許庁

Data read from a register or a memory 4 is performed with a half-clock cycle, and the read data is subjected to the shift-mask in a half- clock cycle by a shift-mask circuit 3, and transmitted to a first data bus 1.例文帳に追加

レジスタ又はメモリ４のデータ読み出しを半クロックサイクルで行い、読み出したデータをシフト・マスク回路３で半クロックサイクルでシフト・マスク処理して第１のデータバス１に送る。 - 特許庁

While the data received from the rewriting device in the current cycle are written in the memory, the data in the next cycle are received from the rewriting device so that the rewriting time can be shortened.例文帳に追加

今回のサイクルで前記書き換え装置から受信したデータをメモリに書き込んでいる間に、次のサイクルのデータを書き換え装置から受信するので、書き換え時間が短縮される。 - 特許庁

A refresh controlling circuit controls the number of dynamic memory cells to be refreshed in response to the refresh request signal according to the clock cycle which is a cycle of the detected clock signal.例文帳に追加

リフレッシュ制御回路は、検出されたクロック信号の周期であるクロック周期に応じて、リフレッシュ要求信号に応答してリフレッシュするダイナミックメモリセルの数を制御する。 - 特許庁

To correctly write the information of a bus cycle in a monitoring memory without delaying the bus cycle of a common bus executed by a master unit driven by a high speed CPU clock.例文帳に追加

高速なＣＰＵクロックで動作するマスタユニットが実行する共通バス上のバスサイクルを遅延させることなく、バスサイクルの情報を正しくモニタ用メモリに書き込むことを可能とする。 - 特許庁

A refresh timer periodically generates refresh request signals for refreshing a dynamic memory cell, and changes the cycle of generating refresh request signals according to a cycle control signal.例文帳に追加

リフレッシュタイマは、ダイナミックメモリセルをリフレッシュするためのリフレッシュ要求信号を周期的に生成するとともに、周期制御信号に応じてリフレッシュ要求信号の生成周期を変更する。 - 特許庁

The test program comprises the program main body part PH, and the cycle definition part CP, and only rewriting for the cycle definition part CP for defining the information depending on the semiconductor memory is enough to conduct the test easily when the different kind of the semiconductor memory is tested.例文帳に追加

テストプログラムはプログラム本体部ＰＨとサイクル定義部ＣＰとからなり、異なる種類の半導体メモリをテストする際には、半導体メモリに依存した情報を定義するサイクル定義部ＣＰを書き換えるだけで、テストを容易に行うことができる。 - 特許庁

In data transmission between a timing control circuit 11 and a frame memory 12, display pixel data are transmitted in every one cycle.例文帳に追加

タイミング制御回路１１とフレーム・メモリ１２と間のデータ伝送において、１サイクルごとに表示画素データが伝送される。 - 特許庁