「parallel redundancy」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The addition of the error correcting information and the decode of encoding using the interleaving method are executed in parallel, and the data having smaller redundancy outputted in parallel are lined up on a buffer memory 11.例文帳に追加

エラー訂正情報の付加及び、インターリーブ手法を用いた符号化の復号を並列に行い、並列に出力された冗長度の少ないデータをバッファメモリ上で整列させる。 - 特許庁

For incremental redundancy transmission on multiple parallel channels in the MIMO system, a transmitter processes each data packet for each parallel channel based on a rate selected for the parallel channel and obtains multiple symbol blocks for the packet.例文帳に追加

ＭＩＭＯシステムにおける複数の並列チャネル上でのインクリメンタル冗長度送信のために、送信機は並列チャネルのために選択されたレートに基づいて各並列チャネルのための各データパケットを処理し、パケットのための複数のシンボルブロックを得る。 - 特許庁

By arranging low resistance wiring in parallel with the wiring having the fuses, the redundancy relieving circuit adaptable to high frequency operation is obtained.例文帳に追加

このヒューズを有する配線と並列に低抵抗の配線を設けることにより、高周波動作にも対応できる冗長救済回路を得ることができる。 - 特許庁

To provide a CRC computing unit with improved speed of computation by performing multiplication and addition for degree adjustment, after conducting a division operation on each input data in parallel based on a CRC (Cyclic Redundancy Check) generating polynomial for data inputted in parallel.例文帳に追加

並列入力されるデータに対するＣＲＣ生成多項式に基づく除算操作を、夫々の入力データに並列に行った後、次数調整の乗算と加算を行うことで演算の高速化を図ることを目的とする。 - 特許庁

To evaluate whether a malfunction detecting circuit, such as an overvoltage protection circuit operates selectively with a malfunctioning power supply arrangement unit of the power supply arrangement of a parallel redundancy configuration.例文帳に追加

並列冗長構成の電源装置において、過電圧保護回路などの異常検出回路が、異常を発生した電源装置で選択的に動作するか否かの評価を可能とする。 - 特許庁

A positive circuit and a redundancy circuit are provided in parallel between a refrigerant supply pipe 6 supplying a refrigerant to each cooling unit 1 and a refrigerant return pipe 5 to which a refrigerant is returned from each cooling unit 1.例文帳に追加

各冷却ユニット１に冷媒を供給する冷媒供給管６と、各冷却ユニット１から冷媒が戻される冷媒戻り管５との間に、正回路と冗長回路を並列に設ける。 - 特許庁

A plurality of switching transistors are connected in parallel in the mixer circuit, and respectively provided with a mechanism that can be turned on/off to have redundancy, and the influence of a device mismatch is reduced by preventing transistors with large variations from operating.例文帳に追加

ミキサ回路のスイッチングトランジスタを複数並列とし、それぞれに動作のオン・オフが可能な機構を備えて冗長性を持たせ、ばらつきの大きい組み合わせを動作させないようにすることでデバイスミスマッチの影響を小さくする。 - 特許庁

Then, the device includes a recovery processing unit 11b that executes recovery of a formatted region, which had been formatted at the point of time of occurrence of the redundancy restoration event, on the basis of the table 16 in parallel with the formatting processing performed by the formatting processing unit 11a.例文帳に追加

そして、フォーマット処理部１１ａによるフォーマット処理と並行して、テーブル１６に基づき冗長性復旧事象の発生時点でのフォーマット済領域の復元を実行する復元処理部１１ｂとがそなえる。 - 特許庁

A method of and a device for implementing redundancy in a process control network using a pair of redundant devices, such as redundant I/O devices, communicatively connected to a segment of the bus in parallel to each other and in series between the controller and field devices on the segment.例文帳に追加

互いに並列で制御器とフィールド装置の間で直列に、バスの一部に通信可能に接続された、予備Ｉ／Ｏ装置などの一対の冗長装置を使用したプロセス制御ネットワークにおける予備動作を実施するため方法と装置である。 - 特許庁

The semiconductor memory device includes: memory blocks MB1 and MB2; a redundancy determining circuit 100 for entering in a parallel test mode in which both the memory blocks MB1 and MB2 are simultaneously accessed; and a verifying circuit 22 for verifying data read from the memory blocks MB1 and MB2.例文帳に追加

メモリブロックＭＢ１，ＭＢ２と、メモリブロックＭＢ１，ＭＢ２の両方に同時にアクセスするパラレルテストモードにエントリ可能な冗長判定回路１００と、メモリブロックＭＢ１，ＭＢ２から読み出されたデータを検証する検証回路２２とを備える。 - 特許庁

In a semiconductor storage device having such a redundancy function that replaces a defective memory cell with a redundant memory cell by disconnecting the corresponding fuse 24, each fuse 24 is constituted of the end sections of a pair of wires 24a extended in parallel with each other and a bridge section 25 connecting the end sections of the wires 24a to each other.例文帳に追加

対応するヒューズ２４を切断することによって不良メモリセルを冗長メモリセルに置き換えるリダンダンシ機能を有する半導体記憶装置１１において、ヒューズ２４が、相互に平行に延びる一対の配線２４ａの双方の端部と、該端部を相互に接続したブリッジ部２５とから構成される。 - 特許庁

This device is a semiconductor memory consisting of a plurality of memory cells arranged along a row and a column, word lines connected to all rows are pre-charged (standby state) based on specification of a row address externally specified, that is, activation of address buffer output, simultaneously, redundancy discrimination operation and address decoding operation are started in parallel.例文帳に追加

本発明の半導体記憶装置は、行及び列に沿って配列された複数のメモリセルからなる半導体記憶装置であり、外部から指定される行アドレスの指定、即ちアドレスバッファ出力の活性化を契機として、全ての行に接続されるワード線をプリチャージ（待機状態）し、同時に冗長判定動作とアドレスデコード動作を並行して開始する。 - 特許庁