「polysilicon layer」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A polysilicon layer 38, a TEOS layer 40 and a polysilicon layer 42 are formed at the opening.例文帳に追加

開口３０には、ポリシリコン層３８、ＴＥＯＳ層４０、ポリシリコン層４２が設けられる。 - 特許庁

A polysilicon layer is doped with bromine.例文帳に追加

ポリシリコン層は、臭素でドープされている。 - 特許庁

A dielectric layer is formed on the first polysilicon layer.例文帳に追加

第１ポリシリコン層上に誘電層が形成される。 - 特許庁

A polysilicon layer (amorphous silicon layer) 17a is separated from the polysilicon layer 19 through the sidewall insulating layer 25a.例文帳に追加

ポリシリコン層（アモルファスシリコン層）１７ａは、サイドウォール絶縁層２５ａにより、ポリシリコン層１９と分離される。 - 特許庁

In addition, a polysilicon layer 17b (amorphous silicon layer) is separated from the polysilicon layer 19 through the sidewall insulating layer 25b.例文帳に追加

また、ポリシリコン層（アモルファスシリコン層）１７ｂは、サイドウォール絶縁層２５ｂにより、ポリシリコン層１９と分離される。 - 特許庁

A polysilicon layer is buried onto the surface of an oxide-film insulating layer 16, where the polysilicon layer is used as a floating gate 18C.例文帳に追加

酸化膜絶縁層１６の表面にフローティングゲート１８Ｃとするためのポリシリコン層を埋め込む。 - 特許庁

The gate electrode wiring 11 is superposed on the polysilicon semiconductor layer 21 and the dummy polysilicon semiconductor layer 25.例文帳に追加

ゲート電極配線11をポリシリコン半導体層21およびダミーポリシリコン半導体層25に重ねる。 - 特許庁

The work functions of the n-type polysilicon layer 4 and the p-type polysilicon layer 5 are made different from each other.例文帳に追加

Ｎ型ポリシリコン層４及びＰ型ポリシリコン層５の仕事関数は相互に異なっている。 - 特許庁

The second polysilicon layer 14b is provided on the first polysilicon layer 14a and has the second conductivity type.例文帳に追加

第２ポリシリコン層１４ｂは、第１ポリシリコン層１４ａ上に設けられ、第２導電型である。 - 特許庁

POLYSILICON LAYER REMOVING METHOD AND STORAGE MEDIUM例文帳に追加

ポリシリコン膜の除去方法および記憶媒体 - 特許庁

A replacing layer is formed of a polysilicon layer, a non-crsytalline silicon layer or a TaSix layer.例文帳に追加

置換層はポリシリコン層、非結晶シリコン層またはＴａＳｉｘ層で形成する。 - 特許庁

The cylindrical polysilicon layer and the silicon layer are covered with metal material and then subjected to a thermal treatment, whereby the cylindrical polysilicon layer and the silicon layer are turned to metal silicide.例文帳に追加

筒状ポリシリコン層およびシリコン層は、メタル材料を被着して熱処理することにより、メタルシリサイドに変換される。 - 特許庁

The polysilicon layer 3' is patterned to the polysilicon island of the thin-film transistor.例文帳に追加

次いで、このポリシリコン層３’を薄膜トランジスタのポリシリコンアイランドにパターン化する。 - 特許庁

The first conductive layer 12 is formed of doped polysilicon or synchronous doped polysilicon.例文帳に追加

この第１導電層はドープポリシリコン或いは同期ドープポリシリコンで形成する。 - 特許庁

Furthermore, a second polysilicon layer 40 where the concentration of phosphor is lower than the first polysilicon layer 39, and the etching rate is smaller is formed on the first polysilicon layer 39.例文帳に追加

さらに、この第１ポリシリコン層３９よりもリン濃度が低く、エッチング速度が遅い第２ポリシリコン層４０を、第１ポリシリコン層３９上に形成する。 - 特許庁

The polysilicon layer is etched back to leave polysilicon spacers on the dielectric spacers.例文帳に追加

ポリシリコン層をエッチバックして誘電体スペーサー上にポリシリコンスペーサーを残留させる。 - 特許庁

And the conductive layer may be formed of polysilicon.例文帳に追加

また、導電層はポリシリコンから形成してもよい。 - 特許庁

METHOD OF DRIVING SINGLE-LAYER POLYSILICON NONVOLATILE MEMORY CELL例文帳に追加

単層ポリシリコン不揮発性メモリーセルの駆動方法 - 特許庁

OPERATION METHOD OF SINGLE LAYER POLYSILICON NONVOLATILE MEMORY CELL例文帳に追加

単層ポリシリコン不揮発性メモリーセルの動作方法 - 特許庁

Since the polysilicon layer has double layer structure of undoped and doped layers and an undoped polysilicon layer abuts on the insulation layer 402, oxidation is retarded.例文帳に追加

ポリシリコン層をアンドープとドープの２層構造とし、絶縁層４０２に接するのがアンドープポリシリコン層となっているので、酸化しにくい。 - 特許庁

The cap 10 is formed of polysilicon, and formed by forming a doped polysilicon layer on the silicon substrate 2 and forming separator grooves 12, 14 at the doped polysilicon layer to divide the doped polysilicon layer.例文帳に追加

そして、キャップ１０は、ポリシリコンからなり、シリコン基板２上にドープトポリシリコン層を形成し、ドープトポリシリコン層に分離溝１２，１４を形成して、ドープトポリシリコン層を分割することにより形成される。 - 特許庁

This method includes a process of removing a pad polysilicon layer (a first polysilicon layer) which is not carried out prior to the formation of a resistance layer, and the resistance layer 10 is formed through ion implantation while leaving this polysilicon layer as is.例文帳に追加

抵抗層形成前のパッド・ポリシリコン層（第１のポリシリコン層）（３）の除去工程を行わず、このパッド・ポリシリコン層（３）を残したまま、抵抗層（１０）をイオン注入にて形成する。 - 特許庁

A second polysilicon layer doped with the same dopant as the first polysilicon layer or a different dopant is formed on the dielectric layer.例文帳に追加

誘電層上に、第１ポリシリコン層と同じドーパントまたは異なるドーパントでドープされた第２ポリシリコン層が形成される。 - 特許庁

A Zener diode comprises a substrate 11, a base diffusion layer 12, a first polysilicon layer 14a and a second polysilicon layer 14b.例文帳に追加

ツェナーダイオードは、基板１１とベース拡散層１２と第１ポリシリコン層１４ａと第２ポリシリコン層１４ｂとを具備している。 - 特許庁

The protective layer is formed in a pattern with a bent part of the polysilicon layer exposed therefrom.例文帳に追加

保護層は、ポリシリコン層の曲折部が露出するパターンに設ける。 - 特許庁

The amorphous polysilicon layer 18 formed on the surface layer 20 is thermally oxidized.例文帳に追加

表層２０をアモルファス化したポリシリコン層１８を熱酸化処理する。 - 特許庁

The upper polysilicon layer 103P is deposited simultaneously with a polysilicon layer constituting the first active layer 110 of a pixel selecting TFT 10 and has the same film thickness as that of the polysilicon layer concerned.例文帳に追加

上層のポリシリコン層１０３Ｐは、画素選択用ＴＦＴ１０の第１の能動層１１０を構成するポリシリコン層と同時に堆積されたものでこれと同じ膜厚を有している。 - 特許庁

A polysilicon layer is deposited to form a word line.例文帳に追加

並びにポリシリコン層を堆積させワード線を形成する。 - 特許庁

Subsequently, the polysilicon layer 13 is patterned into a predetermined pattern.例文帳に追加

次に、ポリシリコン層１３を所定のパターンにパターニングする。 - 特許庁

A flat surface display device includes a dummy polysilicon semiconductor layer 25 provided on a front surface of a glass substrate 3 and insulated from a polysilicon semiconductor layer 21.例文帳に追加

ガラス基板３の表面に設けたダミーポリシリコン半導体層25をポリシリコン半導体層21から絶縁する。 - 特許庁

By etching back the non-doped polysilicon layer 28, a portion outside the trench 6 in the non-doped polysilicon layer 28 is removed.例文帳に追加

ノンドープポリシリコン層２８をエッチバックして、ノンドープポリシリコン層２８におけるトレンチ６外の部分が除去される。 - 特許庁

A polysilicon layer 6 is formed on an insulating film 5 and an insulating film mask is formed on a part of the polysilicon layer 6.例文帳に追加

絶縁膜５上にポリシリコン層６を形成し、該ポリシリコン層６上の一部に絶縁膜マスクを形成する。 - 特許庁

A polysilicon layer is deposited overlying the semiconductor substrate, gate electrode, and dielectric spacers wherein the polysilicon layer is heavily doped.例文帳に追加

基板、ゲート電極、及び誘電体スペーサーの上にポリシリコン層を堆積し、この層を高濃度にドープする。 - 特許庁

Then, by etching back the doped polysilicon layer 25, a portion outside the trench 6 in the doped polysilicon layer 25 is removed.例文帳に追加

その後、ドープドポリシリコン層２５をエッチバックして、ドープドポリシリコン層２５におけるトレンチ６外の部分を除去する。 - 特許庁

A conductive layer 63 of an MoW layer is formed on a silicon oxide layer 62 formed on a polysilicon layer 61.例文帳に追加

ポリシリコン層61上に形成した酸化シリコン層62上にＭｏＷ層の導電性層63を形成する。 - 特許庁

A metal silicide layer (50) may be formed on the polysilicon layer as an option.例文帳に追加

ポリシリコン層上にはオプションとして金属シリサイド層（５０）を形成できる。 - 特許庁

The polysilicon layer is patterned according to a plasma etching process using the resist layer 18A as a mask to obtain a polysilicon layer 16A for an electrode.例文帳に追加

レジスト層１８Ａをマスクとするプラズマエッチング処理によりポリシリコン層をパターニングしてゲート電極用ポリシリコン層１６Ａを得る。 - 特許庁

METHOD OF CONTROLLING PARTICLE SIZE IN POLYSILICON LAYER AND IN SEMICONDUCTOR DEVICE HAVING POLYSILICON STRUCTURE例文帳に追加

ポリシリコン層およびポリシリコン構造を有する半導体デバイスにおける粒度を制御する方法 - 特許庁

METHOD FOR ANALYZING SURFACE-LAYER IMPURITY OF POLYSILICON, AND SAMPLE-TREATING CONTAINER FOR ETCHING POLYSILICON例文帳に追加

ポリシリコンの表層部不純物の分析方法およびポリシリコンをエッチングするための試料処理容器 - 特許庁

Here, the polysilicon layer 10b which is to be an upper layer is formed in such conditions as the polisilicon layer 10a, which is to be a lower layer is smaller for polysilicon particle size, so that the gettering ability of the polysilicon layer 10b is enhanced more than that of the polysicon layer 10a.例文帳に追加

このとき、上層となるポリシリコン層１０ｂは下層となるポリシリコン層１０ａよりもポリシリコン粒径が小さくなる条件で形成して、ポリシリコン層１０ｂのゲッタリング能力をポリシリコン層１０ａと比較して高くする。 - 特許庁

FORMING METHOD OF NANO STRUCTURE USING POLYSILICON LAYER例文帳に追加

多結晶シリコン層を用いたナノ構造体の形成方法 - 特許庁

Then, an n^+-type polysilicon layer 11 is deposited, and etched back.例文帳に追加

次に、Ｎ^+型ポリシリコン層１１を堆積し、エッチバックを行う。 - 特許庁

The gate polysilicon layer G11 extends along the length of the cell.例文帳に追加

ゲートポリシリコン層Ｇ１１は、セルの長手方向に延びている。 - 特許庁

DEVICE AND METHOD FOR FORMING POLYSILICON PHOTOELECTRIC TRANSFER LAYER例文帳に追加

ポリシリコン光電変換層の製膜装置および製膜方法 - 特許庁

Next, a polysilicon layer 16 is accumulated on the gate dielectric.例文帳に追加

次に、ポリシリコン層16がゲート誘電体上に堆積される。 - 特許庁