| 例文 |
ram testingの部分一致の例文一覧と使い方
該当件数 : 17件
To provide a RAM bus handler capable of automatically testing a RAM bus type semiconductor device.例文帳に追加
RAMバス型の半導体ディバイスを自動でテストできるRAMバスハンドラを提供する。 - 特許庁
RAM TEST CIRCUIT, INFORMATION PROCESSING APPARATUS, AND RAM TESTING METHOD例文帳に追加
RAMテスト回路、情報処理装置、及びRAMテスト方法 - 特許庁
METHOD AND CIRCUIT FOR TESTING RAM例文帳に追加
RAMテスト方法およびRAMテスト回路 - 特許庁
METHOD AND SYSTEM FOR TESTING RAM REDUNDANT INTEGRATED CIRCUIT例文帳に追加
RAM冗長集積回路をテストするための方法およびシステム - 特許庁
When testing command is received from the testing board, control data for checking data are set on the cue of an RAM 122.例文帳に追加
テスト基板からテストコマンドを受信すると、RAM122のキューにデータチェック用の制御データが設定される。 - 特許庁
When testing command is received from the testing board, the control data for checking data are set on the cue of an RAM 122.例文帳に追加
テスト基板からテストコマンドを受信すると、RAM122のキューにデータチェック用の制御データが設定される。 - 特許庁
To provide a method for testing functions of a TAG-RAM without loading all capacity of actual memories for all patterns of address data stored in a TAG-RAM, and to provide its device.例文帳に追加
TAG−RAMに格納するアドレスデータの全パターンについて実メモリを全容量分装着せずにTAG−RAMの性能を試験する方法とその装置を提供する。 - 特許庁
A testing CPU 161 is a CPU for internally storing a ROM and a RAM, and makes a test signal to be supplied to a testing device connected to an external part of a game machine.例文帳に追加
試験用CPU161は、ROMおよびRAMを内蔵したCPUであって、遊技機外部に接続される試験装置等に供給するための試験信号を作成する。 - 特許庁
To efficiently capture FBM (a fail bit map) information for indicating physical position information of failure in a testing device and an testing method, especially in the failure analysis, for a RAM inside an LSI chip, such as a CPU and a DSP.例文帳に追加
CPUやDSP等のLSI内部におけるRAM用の試験装置及び試験方法に関し、特に障害解析において故障の物理位置情報を表すFBM情報(フェイルビットマップ)の取得を効率良く行うこと。 - 特許庁
To provide a disk for testing reproduction of stable quality which is a disk for testing reproduction of reloadable optical disk recording media (CD-RW disk, DVD-RAM disk, DVD-RW disk, DVD+RW disk, etc.).例文帳に追加
書換え可能な光ディスク記録媒体(CD−RWディスク、DVD−RAMディスク、DVD−RWディスク、DVD+RWディスク等)の再生テスト用ディスクに関し、安定した品質の再生テスト用ディスクを提供することを課題とする。 - 特許庁
Data generators 104A, 104B, 104C for testing a CAM are inserted between an APG 101 for RAM and CAM-macros 105A, 105D, 105E, write-in data of the CAM-macros is generated from an address signal 12 directly or by decoding.例文帳に追加
RAM用APG101とCAMマクロ105A,105D,105Eの間にCAMテスト用データジェネレータ104A,104B,104Cを挿入し、アドレス信号12から直接、あるいはデコードしてCAMマクロの書き込みデータを生成する。 - 特許庁
An address decoder 12 generates two or more selection signals SEL0-SEL3, so as to simultaneously select first to fourth memory circuits RAM 0-RAM3, on the basis of an address signal ADD for accessing to the memory circuit by a CPU 11 in testing mode.例文帳に追加
アドレスデコーダ12はテストモード時にCPU11が1つのメモリ回路をアクセスするためのアドレス信号ADDに基づいて第1〜第4メモリ回路RAM0〜RAM3を同時に選択するように複数の選択信号SEL0〜SEL3を生成する。 - 特許庁
In testing the RAM, by not performing the failure detection about an address other than the focused address or an expected value other than the focused expected value, occurrence of the failure to the focused address or the focused expected value defined in advance is easily determined when the failure is detected.例文帳に追加
本発明は、RAM試験において着目アドレス以外のアドレス又は着目期待値以外の期待値については故障検出を行わないことにより、故障が検出された場合には予め決められた着目アドレス又は着目期待値について故障が発生したことを容易に判別することを目的とする。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|