「standard cell method」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

CELL STRUCTURE OF STANDARD CELL METHOD AND ITS POWER SUPPLY POTENTIAL WIRING METHOD例文帳に追加

スタンダードセル方式のセル構造およびその電源電位配線方法 - 特許庁

STANDARD CELL LAYOUT, STANDARD CELL LIBRARY, SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS DESIGN METHOD例文帳に追加

スタンダードセルレイアウト、スタンダードセルライブラリ並びに半導体集積回路及びその設計方法 - 特許庁

DESIGN METHOD OF STANDARD CELL, AND SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

スタンダードセルの設計方法及び半導体集積回路 - 特許庁

DELAY TIME CALCULATING METHOD FOR STANDARD CELL AND STANDARD CELL LIBRARY AND SETTING DEVICE FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

スタンダードセルの遅延時間算出方法、スタンダードセルライブラリ及び半導体集積回路の設計装置 - 特許庁

STANDARD CELL AND AUTOMATIC ARRANGEMENT AND WIRING METHOD USING THE SAME例文帳に追加

スタンダードセルおよびそれを用いた自動配置配線方法 - 特許庁

STANDARD CELL, SEMICONDUCTOR INTEGRATED CIRCUIT, AND LAYOUT METHOD THEREFOR例文帳に追加

スタンダードセル、半導体集積回路およびそのレイアウト方法 - 特許庁

STANDARD CELL AND METHOD OF LAYING OUT POWER SUPPLY WIRING USING THE SAME例文帳に追加

標準セル及びそれを用いた電源配線レイアウト方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT AND METHOD OF DESIGNING LAYOUT OF STANDARD CELL例文帳に追加

半導体集積回路およびスタンダードセル配置設計方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT USING STANDARD CELL AND ITS DESIGN METHOD例文帳に追加

スタンダードセルを用いた半導体集積回路とその設計方法 - 特許庁

STANDARD CELL FOR MULTIPLE POWER SOURCES, STANDARD CELL LIBRARY FOR AUTOMATIC ARRANGEMENT AND WIRING, POWER SUPPLY WIRING METHOD, AND SEMICONDUCTOR INTEGRATED DEVICE例文帳に追加

複数電源用スタンダードセル、自動配置配線用スタンダードセルライブラリ、電源配線方法及び半導体集積装置 - 特許庁

STANDARD CELL, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE IN STANDARD CELL SYSTEM AND LAYOUT DESIGN METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

スタンダードセル、スタンダードセル方式の半導体集積回路装置および半導体集積回路装置のレイアウト設計方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS LAYOUT METHOD, AND STANDARD CELL例文帳に追加

半導体集積回路及びそのレイアウト方法、並びにスタンダードセル - 特許庁

STANDARD CELL, SEMICONDUCTOR INTEGRATED CIRCUIT, METHOD AND DEVICE FOR DESIGNING THEREOF, AND STANDARD CELL LIBRARY例文帳に追加

スタンダードセル、半導体集積回路、半導体集積回路の設計方法、半導体集積回路の設計装置、及びスタンダードセルライブラリ - 特許庁

SEMICONDUCTOR DEVICE COMPRISING SEMICONDUCTOR STANDARD CELL AND ITS LAYOUT METHOD例文帳に追加

半導体スタンダードセルを用いた半導体装置及びそのレイアウト方法 - 特許庁

STANDARD CELL, AND SEMICONDUCTOR INTEGRATED DEVICE AND ITS LAYOUT DESIGNING METHOD例文帳に追加

スタンダードセルと半導体集積回路装置とそのレイアウト設計方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, DESIGN METHOD AND DESIGN EQUIPMENT THEREOF STANDARD CELL, AND STANDARD CELL LIBRARY例文帳に追加

半導体集積回路、標準セル、標準セルライブラリ、半導体集積回路の設計方法および半導体集積回路の設計装置 - 特許庁

FLOW SITE METER, METHOD FOR ANALYZING CELL, CELL-ANALYZING METHOD, METHOD FOR SETTING SENSITIVITY OF FLUORESCENT LIGHT DETECTOR AND METHOD FOR SETTING STANDARD GATE IN POSITIVE RATE-JUDGING METHOD例文帳に追加

フローサイトメータ、細胞の解析方法、細胞解析プログラム、蛍光検出器の感度設定方法および陽性率判定法における基準ゲート設定方法 - 特許庁

QUANTITATIVE DETERMINATION METHOD FOR SPECIFIC PROTEIN IN VIABLE CELL, AND PREPARATION METHOD FOR STANDARD FLUORESCENT MICROBEAD例文帳に追加

生細胞内の特定タンパク質の定量方法および標準蛍光マイクロビーズの作製方法 - 特許庁

To provide a tap-less type standard cell arrangeable at an optional position without increasing a layout area and design cost; a standard cell library; a standard cell style semiconductor integrated circuit; and its design method.例文帳に追加

レイアウト面積や設計コストの増大を招くことなく、任意の位置に配置することができるタップレス型のスタンダードセル、スタンダードセルライブラリ、スタンダードセル方式の半導体集積回路およびその設計方法を提供する。 - 特許庁

To provide a standard cell layout capable of suppressing the leak current without changing the existing processes, a standard cell library thereof, a semiconductor integrated circuit using the standard cell layout and its design method.例文帳に追加

既存のプロセス工程を変更することなくリーク電流を押さえることができるスタンダードセルレイアウト、スタンダードセルライブラリ並びにそのスタンダードセルレイアウトを用いた半導体集積回路及びその設計方法を提供する。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT INCLUDING STANDARD CELL, METHOD FOR DESIGNING LAYOUT STANDARD CELL, AND COMPUTER READABLE RECORDING MEDIUM STORING SOFTWARE FOR DESIGNING LAYOUT例文帳に追加

スタンダードセルを含む半導体集積回路、スタンダードセルのレイアウト設計方法、及びレイアウト設計用ソフトウェアを格納したコンピュータが読取り可能な記録媒体 - 特許庁

METHOD OF BUILDING PROTECTIVE COMPONENT ELEMENT INTO INTEGRATED CIRCUIT COMPOSED OF STANDARD CELL例文帳に追加

標準セルから構成された集積回路内への保護構成素子の組込み方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT COMPRISING STANDARD CELL OR MACROCELL, AND ITS ARRANGEMENT WIRING METHOD例文帳に追加

スタンダードセルまたはマクロセルを含む半導体集積回路、およびその配置配線方法 - 特許庁

STANDARD CELL, SEMICONDUCTOR DEVICE PROVIDED THEREWITH, AND METHOD OF FORMING LAYOUT THEREOF例文帳に追加

標準セル及びこれを備えた半導体集積回路並びに標準セルのレイアウト作成方法 - 特許庁

METHOD FOR OPTIMIZATION OF CELL RESELECTION OPERATION IN MOBILE NETWORK IN ACCORDANCE WITH UMTS STANDARD例文帳に追加

ＵＭＴＳ標準に従う移動体ネットワークでのセルの再選択動作の最適化方法 - 特許庁

SAMPLE CELL FOR CHEMICAL STANDARD SAMPLE ANALYSIS AND QUANTITATIVE ANALYTICAL METHOD FOR CARBON OR SULFUR BY USING THE SAME例文帳に追加

化学標準試料分析用試料セル及びこれを用いた炭素又は硫黄の定量分析方法 - 特許庁

STANDARD CELL LIBRARY, METHOD FOR DESIGNING SEMICONDUCTOR INTEGRATED CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT PATTERN AND SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

スタンダードセルライブラリ、半導体集積回路の設計方法、半導体集積回路パターンおよび半導体集積回路 - 特許庁

To provide a layout method for a semiconductor integrated circuit reducing the time required in mask designing using a standard cell.例文帳に追加

スタンダードセルを使用したマスク設計に要する時間を低減する半導体集積回路のレイアウト方法を提供する。 - 特許庁

To provide a method for determining a human T-cell leukemia virus (HTLV-1) infection route, a standard plasmid for measuring HTLV-1, and a method for measurement using the same.例文帳に追加

ヒトT細胞白血病ウイルス(HTLV-１)感染経路判定方法、HTLV-１測定用標準プラスミド、それを用いた測定方法を提供する。 - 特許庁

To provide a cell of a standard cell method which prevents power supply noise generated in power supply wiring from affecting other cells without deteriorating wiring efficiency.例文帳に追加

スタンダードセル方式のセルであって、配線効率を悪化させることなく、電源配線に発生する電源ノイズの影響を他のセルに及ぼさないようにしたセルを提供すること。 - 特許庁

To make an effective correction only by the change of a wiring layer even if a circuit is to be changed after making a mask in a standard cell design method.例文帳に追加

スタンダードセル設計方式において、マスク作成後に回路変更を行う場合でも、配線層のみで効果的な修正を行う。 - 特許庁

PROCESS-VARIATION TOLERANT DIODE, STANDARD CELL INCLUDING SAME, TAG AND SENSOR CONTAINING SAME, AND METHOD FOR FABRICATING SAME例文帳に追加

プロセス変動に耐性を有するダイオード、同ダイオードを有するスタンダードセル、同ダイオードを含むタグ及びセンサ、並びに同ダイオードを製造する方法 - 特許庁

To provide a semiconductor integrated circuit that can accurately adjust a delay time without registration of a new standard cell and a method of designing the semiconductor integrated circuit and also provide a standard cell library used for design of the semiconductor integrated circuit.例文帳に追加

新たなスタンダードセルの登録を要することなく、精密な遅延時間調整が可能な半導体集積回路および半導体集積回路の設計方法、ならびに、半導体集積回路の設計に利用するスタンダードセルライブラリを提供する。 - 特許庁

A floor plan used in a standard cell system automatic arranging wiring method is divided in accordance with the number of the division layers of the superconduction logical integrated circuit on the basis of the number or exclusive area of a standard cell without depending on circuit drawing information.例文帳に追加

スタンダードセル方式の自動配置配線手法の中で用いられるフロアプランを、回路図情報に依存することなく、スタンダードセルの個数ないし専有面積に基づき、超伝導論理集積回路の分割層数に従って分割する。 - 特許庁

To provide a design method and a device for creating a high-quality layout in a short time by the use of a design system for a standard cell.例文帳に追加

スタンダードセルの設計方式を用いて、品質の高いレイアウトを、短時間で作成することを可能とする設計方法と装置の提供。 - 特許庁

To provide a design method and device, allowing short-time production of a high-quality layout by use of a design system for a standard cell.例文帳に追加

スタンダードセルの設計方式を用いて、品質の高いレイアウトを、短時間で作成することを可能とする設計方法と装置の提供。 - 特許庁

To provide a semiconductor integrated circuit which prevents gate breakdown in the design of the semiconductor integrated circuit using a standard cell, and to provide its design method.例文帳に追加

スタンダードセルを用いた半導体集積回路設計において、ゲート破壊を防止する半導体集積回路とその設計方法を提供する。 - 特許庁

The method of automatically forming the integrated circuit layout includes: a process 510 of determining a first cell height; a process 520 of manufacturing a plurality of standard cells each having the first cell height; and a process 530 of forming the integrated circuit layout from the plurality of standard cells by arranging and wiring the plurality of standard cells.例文帳に追加

集積回路レイアウトを自動的に形成する方法は、第１のセル高さを決定する工程５１０と、第１のセル高さを有する複数の標準的なセルを製作する工程５２０と、複数の標準的なセルから、複数の標準的なセルを配置配線させることにより集積回路レイアウトを形成させる工程５３０とを含む。 - 特許庁

In the charged-beam exposure method by the CP method, the charged beam is shaped in a shape of a standard cell used for designing of a device by an aperture, and reduced irradiation and exposure is executed on a specimen.例文帳に追加

ＣＰ方式の荷電ビーム露光方法において、荷電ビームをアパーチャによりデバイス設計の際に用いられるスタンダードセルの形状に成形し、試料に縮小照射・露光を行なう。 - 特許庁

To provide a fuel cell system in which residual moisture can be removed if the residual moisture of an end cell arranged at an end in a direction of a stack lamination layer exceeds a predetermined standard volume, and to provide a method of controlling the same.例文帳に追加

スタック積層方向端部に配置された端部セルの残留水分が所定基準量を越えているときに、その残留水分を除去できる燃料電池システム及びその制御方法を提供する。 - 特許庁

To provide a standard cell and its replacing method capable of designing an integrated circuit whose power consumption is small in a short period without rearranging wiring.例文帳に追加

本発明は、配線の再配置を行わず短期間で消費電力の小さい集積回路を設計可能とするスタンダードセルおよびその置換方法を提供するものである。 - 特許庁

To realize a shortened developing period of a semiconductor integrated circuit and reduction of a developing cost in a method for designing a layout of the semiconductor integrated circuit using a standard cell.例文帳に追加

スタンダードセルを用いた半導体集積回路のレイアウト設計方法において、半導体集積回路の開発期間の短縮化及び開発コストの削減を実現する。 - 特許庁

To prevent wiring delay time from increasing due to prolonged wires between cells during layout modification for a semiconductor integrated circuit designed by the standard cell method.例文帳に追加

スタンダードセル方式で設計された半導体集積回路のレイアウト修正において、セル間の配線が長くなることによる配線遅延時間の増大を防止する。 - 特許庁

The method for designing the layout of a semiconductor device using a standard cell comprises steps (S10, S20) for preparing a standard cell having a capacitor electrode basic pattern at the end, steps (S30, S40) for forming a function circuit pattern by combining a plurality of standard cells, and a step (S50) for forming a capacitor electrode pattern by deforming the capacitor electrode basic pattern.例文帳に追加

スタンダードセルを用いた半導体装置のレイアウト設計方法であって、端部にキャパシタ電極基礎パターンを有するスタンダードセルを準備する工程（Ｓ１０、Ｓ２０）と、スタンダードセルを複数個組合せて機能回路パターンを構成する組合せ工程（Ｓ３０、Ｓ４０）と、キャパシタ電極基礎パターンを変形することにより、キャパシタ電極パターンを形成する工程（Ｓ５０）とを備える。 - 特許庁

The method also determines the amount of nitrogen flowing from the anode side to the cathode side of the fuel cell stack by determining the standard deviation of a voltage output of the fuel cell, and using the standard deviation as a model for determining the leak rate of nitrogen from the anode side to the cathode side.例文帳に追加

本方法は、燃料電池の電圧出力の標準偏差を決定し、アノード側部からカソード側部への窒素の漏れ速度を決定するためのモデルとして前記標準偏差を使用することによって、燃料電池スタックのアノード側部からカソード側部へと流れる窒素の量を決定する。 - 特許庁