| 例文 |
trigger circuitryの部分一致の例文一覧と使い方
該当件数 : 9件
The dF/dT trigger circuitry 220 includes trigger circuitry and a PLL circuit.例文帳に追加
dF/dTトリガ回路220には、トリガ回路と、PLL回路がある。 - 特許庁
Circuitry 22 such as an acquisition memory or trigger circuitry substantially simultaneously receives the digitized signals 16 and the combined signal 20 to perform desired processing.例文帳に追加
取込みメモリやトリガ回路などの回路22がデジタル化信号16及び組合せ信号20をほぼ同時に受けて所望の処理を行う。 - 特許庁
Thereby, when a frequency deviation in the filtered SSC signal exceeds or crosses one or more thresholds, the trigger circuitry produces a trigger event.例文帳に追加
これによってトリガ回路は、フィルタ処理されたSSC信号中の周波数偏位率が1つ以上のしきい値を超えるか又は横切ったら、トリガ・イベントを生成する。 - 特許庁
The ESD power clamp includes: trigger circuitry that determines to allow a power clamp to be on time in the ESD events; and drive circuitry that supplies ESD current by driving pull-down devices.例文帳に追加
ESDパワークランプは、ESD事象中にパワークランプをオンタイムにすることを決めるためのトリガ回路構成要素と、プルダウン装置を駆動してESD電流を送るための駆動回路とを含んでいる。 - 特許庁
A signal received at an input terminal 210 of a test and measurement instrument 200 is low-pass filtered and transmitted to dF/dT trigger circuitry 220.例文帳に追加
試験測定装置200の入力端子210で受けた信号は、ローパス・フィルタ処理されて、dF/dTトリガ回路220に送られる。 - 特許庁
The trigger circuitry is connected to an output terminal of an adjustable low-pass filter in the PLL circuit, and receives a proportional path output signal of the PLL circuit.例文帳に追加
トリガ回路は、PLL回路内の可変ローパス・フィルタの出力端子に接続されてPLL回路の比例パス出力信号を受ける。 - 特許庁
The position lock trigger apparatus employs oscilloscope circuitry and accompanying control software to provide to a user a capability to trigger an oscilloscope on a selected bit position in a received serial bit stream having a fixed pattern length, using either a synchronized, recovered, or external clock source.例文帳に追加
位置拘束トリガ装置は、オシロスコープ回路及び関連制御ソフトウェアを用いて、同期化、回復又は外部のクロック信号源のいずれかを用いることにより、固定パターン長の受信シリアル・ビット・ストリームにおける選択されたビット位置でオシロスコープをトリガする性能をユーザに与える。 - 特許庁
In a data processing apparatus 1 having registers 6, when a state saving trigger event occurs while a result value of a data processing operation is still to be written to a destination register, then saving and restoring control circuitry 12 selects a state saving sequence defining a temporal order for saving register values to a backup data store 10.例文帳に追加
レジスタ6を有するデータ処理装置1において、データ処理演算の結果値が格納先レジスタに書き込まれようとする間に状態保存トリガイベントが発生すると、保存および復元制御回路12は、レジスタ値をバックアップデータストア10に保存するための時間的順序を定義する、状態保存シーケンスを選択する。 - 特許庁
The programmable integrated circuit device includes: the register configured to store a value of at least one bit, which is coupled to an applied voltage source; the overvoltage detection circuitry configured to detect a voltage produced by the applied voltage source and generate an overvoltage signal if the detected voltage is greater than or equal to a trigger voltage; and the logic circuitry configured to clear the register in response to the generated overvoltage signal.例文帳に追加
少なくとも1ビットの値を格納するように構成されているレジスタであって、該レジスタは、印加された電圧源に結合されている、レジスタと、過電圧検出回路であって、該過電圧検出回路は、該印加された電圧源によって発生された電圧を検出することと、検出された電圧がトリガー電圧よりも高いか、または等しい場合に、過電圧信号を生成することとを行うように構成されている、過電圧検出回路と、ロジック回路であって、該ロジック回路は、該生成された過電圧信号に応答して、該レジスタをクリアにするように構成されている、ロジック回路とを含む、プログラマブル集積回路デバイス。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|