DDR modeとは 意味・読み方・使い方

Also, a mode register 28 is used as a switching signal generating means for switching the data transferring means to either the DDR system or the SDR system.例文帳に追加

また、ＤＤＲ方式とＳＤＲ方式のいずれか一方にデータ転送手段を切り替えるための切替信号生成手段としてモードレジスタ２８を用いるように構成する。 - 特許庁

To provide a synchronization-type semiconductor storage device having a test mode suitable for a DDR SDRAM, which allows a test to be conducted even with an inexpensive tester with a slow operating frequency.例文帳に追加

動作周波数の遅い安価なテスタでも検査が可能な、ＤＤＲ ＳＤＲＡＭに適したテストモードを備える同期型半導体記憶装置を提供する。 - 特許庁

This DDR SDRAM is provided with a test mode entry signal generating circuit making a test mode entry signal TMODE a 'H' level in accordance with that a first command CMDA, a second command CMDB, a test mode entry set command TMESA, a third command CMDC, and a test mode register set command TMRSA are inputted continuously synchronizing with a rise edge of a clock signal CLK.例文帳に追加

このＤＤＲ ＳＤＲＡＭは、第１コマンドＣＭＤＡ、第２コマンドＣＭＤＢ、テストモードエントリセットコマンドＴＭＥＳＡ、第３コマンドＣＭＤＣ、およびテストモードレジスタセットコマンドＴＭＲＳＡがクロック信号ＣＬＫの立上がりエッジに同期して連続的に入力されたことに応じてテストモードエントリ信号ＴＭＯＤＥを「Ｈ」レベルにするテストモードエントリー信号発生回路を備える。 - 特許庁

By attaining a register about mode reset by a nonvolatile ferroelectric capacitor, the same function as SDR (signal Data Rate), SDRAM (Synchronous Dynamic Random Access Memory), or DDR (Double Data Rate) can be attained at the time of applying it to the nonvolatile capacitor memory.例文帳に追加

このような本発明は、モードリセットに関するレジスタを不揮発性強誘電体キャパシタで具現することにより、不揮発性キャパシタメモリに適用時ＳＤＲ（Single Data Rate）ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）又はＤＤＲ（Double Data Rate）ＳＤＲＡＭと同一の機能を具現することができるようにする。 - 特許庁

A CPU 22 in an operation unit 3 side disables information communication with a controller 2 via USB signal lines L1, L3 after operating the self refresh function of a DDR memory 21 according to the instruction for shifting to a STR mode via the USB signal lines L1, L3.例文帳に追加

操作ユニット３側のＣＰＵ２２は、ＵＳＢ信号線Ｌ１，Ｌ３を介してＳＴＲモードへの移行を指示されるのに応じて、ＤＤＲメモリ２１のセルフリフレッシュ機能を作動させた後、ＵＳＢ信号線Ｌ１，Ｌ３を介したコントローラ２との情報通信を不能にする。 - 特許庁

Especially, an output drive signal CLKO having double the frequency of the internal clock signal, also, input/output of data is performed in a DDR mode and at double the speed of an external clock signal by generating a data strobe signal DQS being double the speed of an external data strobe signal.例文帳に追加

特に、出力ドライブ信号ＣＬＫＯは、内部クロック信号の２倍の周波数を有しており、またデータストローブ信号ＤＱＳを、外部からのデータストローブ信号の２倍の信号を生成することにより、外部クロック信号に対し２倍の速度でＤＤＲモードでデータの入出力を行なう半導体記憶装置を実現することができる。 - 特許庁