cache structureとは 意味・読み方・使い方

A cache unit 142 caches the preview structure data.例文帳に追加

キャッシュ部１４２は、プレビュー構成データをキャッシュする。 - 特許庁

To issue succeeding access without waiting a response of preceding access to a cache memory by use of a simple structure, in the cache memory.例文帳に追加

キャッシュメモリにおいて簡易な構造を用いて、先行するメモリへのアクセスの応答を待たずに後続のアクセスを発行させる。 - 特許庁

Based on the parameter (cluster size information) notified by the parameter acquisition section 421, the cache structure determination section 422 determines the structure (size of cache block or number of cache blocks) of the directory cache secured in a certain area of RAM.例文帳に追加

キャッシュ構造決定部４２２は、パラメータ取得部４２１から通知されたパラメータ（クラスタサイズ情報）に基づいて、ＲＡＭの一部の領域に確保されたディレクトリキャッシュの構造（キャッシュブロックのサイズや、キャッシュブロックの数）を決定する。 - 特許庁

To cache only a portion of document data having a specific data structure.例文帳に追加

特定のデータ構造を有する文書データのうち一部分のみをキャッシュすること。 - 特許庁

A cache with a multilevel structure comprises a high speed Static RAM(static RAM) with small capacity placed in the neighborhood of an arithmetic unit 10, and a portion of the RAM called a normal primary cache 20 is divided into a cache area 21, and the other is divided into a local memory 22 so as to be used.例文帳に追加

多段構造のキャッシュにおいて、演算器１０の近傍に置かれた小容量で高速のStatic RAM(スタテックRAM)などで構成され、通常１次キャッシュ２０と呼ばれるRAMの、一部をキャッシュ領域２１に、他をローカルメモリ領域２２とに分割して使用可能としたものである。 - 特許庁

To provide a structure and an operating method of a cache memory to permit speedup of access time while simplifying circuit structure.例文帳に追加

回路構成を簡易化しながら，アクセスタイムの高速化が可能なキャッシュメモリの構造および動作方法を提供する。 - 特許庁

The dual system cache directory structure includes a super-set directory for cache data and a sub-set directory only for coherency control.例文帳に追加

キャッシュ・データのためのスーパーセット・ディレクトリと、コヒーレンシ管理のみのためのサブセット・ディレクトリを含む、デュアル・システム・キャッシュ・ディレクトリ構造体が提供される。 - 特許庁

To provide a cache memory and a control method therefore which can determine stack smashing by making improvements mainly to a cache memory without significantly affecting the inner structure of a processor.例文帳に追加

プロセッサの内部構造に大きな影響を与えることなく、主にキャッシュ・メモリに対して改良を加えることでスタック・スマッシングを判別可能なキャッシュ・メモリ及びその制御方法を提供する。 - 特許庁